KR100290860B1 - 디스플레이 패널 및 그의 실장방법 - Google Patents
디스플레이 패널 및 그의 실장방법 Download PDFInfo
- Publication number
- KR100290860B1 KR100290860B1 KR1019990009011A KR19990009011A KR100290860B1 KR 100290860 B1 KR100290860 B1 KR 100290860B1 KR 1019990009011 A KR1019990009011 A KR 1019990009011A KR 19990009011 A KR19990009011 A KR 19990009011A KR 100290860 B1 KR100290860 B1 KR 100290860B1
- Authority
- KR
- South Korea
- Prior art keywords
- pads
- sub
- panel
- electrodes
- electrically connected
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
고해상도 및 대면적에 적합한 유기 EL 디스플레이 패널 및 그의 실장방법에 관한 것으로, 각 서브 패널의 전극들에 연결되는 다층 구조의 버스 전극을 이용하여 계단 형태로 어긋나게 형성된 패드들에 전기적으로 연결시키고, 외부 회로와의 전기적 연결을 위한 탭(TAB)을 패드들에 중첩되도록 연결함으로써, 실장 면적을 최소화할 수 있고, 고해상도 및 대형 디스플레이 패널을 값싸게 대량 생산하는데 적합하다.
Description
본 발명은 디스플레이 패널에 관한 것으로, 특히 고해상도 및 대면적에 적합한 유기 EL 디스플레이 패널 및 그의 실장방법에 관한 것이다.
최근 디스플레이 패널은 고화질, 고해상도을 추구함에 따라 점점 더 대형화가 되어가고 있다.
그러나 이러한 대면적의 디스플레이 패널을 제작하기 위해서는 많은 기술적인 어려움들이 있다.
그 중에서도 전극 물질의 저항으로 인한 전극 띠(strip) 방향으로 발생하는 전압 강하(voltage drop)와 그에 따른 구동의 어려움을 들 수 있다.
즉, 대면적 디스플레이 패널을 제작하기 위해서는 전극의 길이가 상당히 길어지게 되므로, 전극의 저항(R)이 커져 전압강하가 커지게 되고, 전극 사이의 층들이 커패시터(C)로 작용되어 RC가 커지게 되므로 응답시간(response time)이 길어지게 된다.
또한, 디스플레이 패널의 고화질에 따른 전극 라인의 수가 많아지게 되어 각 전극 라인의 피치(pitch)가 엄청나게 작아지게 되어 패널의 전극과 칩 그리고 보드(board)를 연결하는 실장 기술의 어려움을 들 수 있다.
예를 들면 차세대 TV의 모델인 HDTV의 경우 해상도(resolution)가 1920×1080(데이터 라인이 1920×3(RGB), 스캔 라인이 1080)이므로 각 라인의 피치는 엄청나게 작을 뿐만 아니라 단순 매트릭스 타입의 유기 EL 디스플레이를 대형화 하기 위하여 패널을 4등분 또는 16등분 하는 경우에는 라인의 수가 기하급수적으로 증가하기 때문에 실장이 매우 어렵다.
일반적으로 디스플레이를 제작하는데 있어서 전극과 칩 그리고 보드를 연결하는 실장기술로는 탭(Tape Automatic Board ; TAB) 방식과 와이어 본딩(Wire Bonding) 방식이 있다.
도 1은 탭 방식을 보여주는 도면으로서, 도 1에 도시된 바와 같이 고분자 필름(film) 사이에 금속 라인을 형성하여 한쪽은 디스플레이 소자의 전극에 연결하고, 다른 한쪽은 PCB(Printed Circuit Board)의 커넥터(connector)에 연결한다.
이때 사용되는 필름의 종류는 대표적으로 도 2a에 도시된 FPC(Flexible Print Circuit)나 또는 도 2b에 도시된 TCP(Tape Carrier Package)로 나뉘어 질 수 있다.
그리고, 도 3은 와이어 본딩 방식을 보여주는 도면으로서, 도 3에 도시된 바와같이 디스플레이 소자와 PCB 또는 기타 연결하고자 하는 부위를 얇은 금속 와이어로 직접 하나하나 연결하는 방식이다.
그러나 상기의 탭 방식의 경우, 디스플레이 소자에 붙이는 부분의 피치는 소자의 피치와 동일해야 하는데, PCB나 TCP의 경우에는 현재까지 만들 수 있는 피치의 최소 사이즈가 제한되어 있다는 단점이 있다.
즉, FPC의 경우에는 약 120㎛이고 TCP의 경우에는 약 80㎛이다.
또한, 탭 방식은 피치가 작아질수록 제작 비용이 엄청나게 비싸진다는 단점이 있다.
그리고, 상기의 와이어 본딩 방식의 경우에는 피치는 작아질 수 있지만 각각의 전극을 와이어로 연결해야 하므로 연결해야 할 전극 라인이 많을 경우 시간이 많이 걸리고, 비용면에서도 양산에 적합하지 않다는 단점이 있다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로 HD급 이상의 고해상도 및 대면적에 적합한 디스플레이 패널 및 그의 실장방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 디스플레이 패널의 탭 방식을 보여주는 도면
도 2a 및 도 2b는 도 1의 탭 방식에 사용되는 고분자 필름들을 보여주는 도면
도 3은 일반적인 디스플레이 패널의 와이어 본딩 방식을 보여주는 도면
도 4는 일반적인 대형 디스플레이 패널을 보여주는 평면도
도 5는 본 발명에 따른 (4×4) 서브 패널들을 갖는 디스플레이 패널을 보여주는 평면도
도 6a 내지 도 6k는 도 5에 따른 디스플레이 패널의 제조공정을 보여주는 평면도 및 단면도
도 7은 도 5에 따른 디스플레이 패널의 탭 방식을 보여주는 도면
도 8은 본 발명에 따른 (6×6) 서브 패널들을 갖는 디스플레이 패널을 보여주는 도면
도 9a 내지 도 9h는 도 8에 따른 디스플레이 패널의 제조공정을 보여주는 평면도 및 단면도
도 10a는 사이에 절연층을 두고 한층 당 2개의 제 2 버스 전극을 갖는 적층 구조의 도면
도 10b는 한층 당 1개의 제 2 버스 전극을 갖는 적층 구조의 도면
도 11a 및 도 11b은 각각 도 10a와 도 10b의 제 1 및 제 2 버스 전극들을 입체적으로 보여주는 도면
도 12는 도 8에 따른 디스플레이 패널의 탭 방식을 보여주는 도면
도면의 주요부분에 대한 부호의 설명
1 : 디스플레이 패널 2 : 서브 패널
3-1,3-2 : 제 1 전극 띠 4-1,4-2 : 제 1 콘택 패드
5-1,5-2 : 제 2 콘택 패드 6-1,6-2 : 제 1 버스 전극
7-1,7-2 : 제 1, 제 2 버퍼층 8-1,8-2 : 제 2 버스 전극
9-1,9-2 : 제 1, 제 2 격벽 10 : 유기 발광층
11 : 제 2 전극
본 발명에 따른 디스플레이 패널의 특징은 (m × n)개의 서브 패널들로 분리된 칼럼(column)들과 로우(row)들의 매트릭스(matrix)에 서로 전기적으로 절연된 복수개의 제 1, 제 2 전극들을 갖는 디스플레이 패널에 있어서, 복수개의 제 1, 제 2 전극들에 각각 대응되어 패널의 일정영역에 복수개의 제 1, 제 2 패드들이 배열되고 복수개의 제 1, 제 2 패드들의 각 패드는 인접한 패드와 서로 어긋나도록 다른 선상에 배열되어 외부의 회로와 전기적으로 연결되며, 대응되는 복수개의 제 1, 제 2 복수개의 패드들과 대응되는 복수개의 제 1 및 제 2 전극들에 복수개의 제 1, 제 2 시그널 버스들이 각각 전기적으로 연결되고 복수개의 제 1, 제 2 시그널 버스들은 각 층 사이에 전기 절연층을 가진 적층 구조로 이루어지며 적층된 각 층에 하나 또는 다수개의 시그널 버스들이 형성되는데 있다.
본 발명의 다른 특징은 복수개의 제 1 패드들 중에서, 각 서브 패널의 칼럼 방향에 배열되는 제 1 전극과 전기적으로 연결되는 패드들은 동일 선상에 배열되고 각 서브 패널의 로우 방향에 배열되는 제 1 전극과 전기적으로 연결되는 패드들은 다른 선상에 배열되며, 복수개의 제 2 패드들 중에서, 각 서브 패널의 로우 방향에 배열되는 제 2 전극과 전기적으로 연결되는 패드들은 동일 선상에 배열되고 각 서브 패널의 칼럼 방향에 배열되는 제 2 전극과 전기적으로 연결되는 패드들은 다른 선상에 배열되는데 있다.
본 발명의 또 다른 특징은 복수개의 발광부들로 이루어진 복수개의 서브 패널들과, 서브 패널들에 대응되는 복수개의 제 1 전극들과 각 제 1 전극들에 대응하여 커플링(coupling)되는 복수개의 제 1 시그널 버스들이 형성된 기판과, 제 1 전극들의 최소 영역들이 각각 노출되는 기판으로부터 절연되어 돌출된 복수개의 제 2 시그널 버스들과, 제 1 전극들의 노출된 영역들 위에 형성되고 적어도 하나의 유기EL층을 포함하는 제 1, 제 2, 제 3 유기 발광층 중 적어도 어느 하나와, 제 1, 제 2, 제 3 유기 발광층 중 적어도 어느 하나 위에 형성되고 제 2 시그널 버스들에 대응되어 커플링되는 복수개의 제 2 전극들과, 제 1, 제 2 시그널 버스들에 각각 대응되어 전기적으로 연결되고 인접한 것과는 서로 어긋나도록 다른 선상에 배열되는 복수개의 제 1, 제 2 패드들로 구성되는데 있다.
본 발명에 따른 디스플레이 패널의 실장방법은 (m × n)개의 서브 패널들로 분리된 칼럼(column)들과 로우(row)들의 매트릭스(matrix)에 서로 전기적으로 절연된 복수개의 제 1, 제 2 전극들을 갖는 디스플레이 패널에 있어서, 각 서브 패널의 칼럼 방향에 배열되는 제 1 전극과 전기적으로 연결되는 제 1 패드들이 동일 선상에 배열되고 각 서브 패널의 로우 방향에 배열되는 제 1 전극과 전기적으로 연결되는 제 1 패드들이 다른 선상에 배열되며 각 서브 패널의 로우 방향에 배열되는 제 2 전극과 전기적으로 연결되는 제 2 패드들이 동일 선상에 배열되고 각 서브 패널의 칼럼 방향에 배열되는 제 2 전극과 전기적으로 연결되는 제 2 패드들이 다른 선상에 배열되어짐과 동시에 인접한 각 패드들은 서로 어긋나도록 다른 선상에 배열된 디스플레이 패널을 준비하는 단계와, 각 패드들이 외부의 회로에 전기적으로 연결되도록 동일 선상에 배열되는 패드들과 다른 선상에 배열되는 패드들에 각각 대응하여 탭(TAB)들을 연결하는 단계로 이루어지는데 있다.
본 발명의 다른 특징은 동일 선상에 배열되는 패드들에 연결되는 탭과 그와 다른 선상에 배열되는 패드들에 연결되는 탭(TAB)은 서로 일부 중첩되는데 있다.
상기와 같은 특징을 갖는 디스플레이 패널 및 그의 실장방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 본 발명의 개념은 대면적 디스플레이 패널에서, 각 서브 패널의 전극들에 연결되는 다층 구조의 버스 전극을 이용하여 계단 형태로 어긋나게 형성된 패드들에 전기적으로 연결시키고, 외부 회로와의 전기적 연결을 위한 탭(TAB)을 패드들에 중첩되도록 연결함으로써, 실장 면적을 최소화하는데 있다.
도 4은 본 발명에 따른 대면적 디스플레이 패널을 보여주는 평면도로서, 도 4에 도시된 바와 같이 디스플레이 패널(1)은 2m개의 칼럼(column)과 2n개의 로우(row)를 갖는, 즉 (2m×2n)개의 서브 패널(sub-panel)(2)들로 이루어진다. 대형 패널을 패시브 어드레싱(passive addressing) 방식으로 구동할 때 생기는 문제점들을 제거하기 위해 각 서브 패널(2)은 분리 구동된다.
그리고, 도 5는 (4×4), 즉 16개의 서브 패널들을 갖는 디스플레이 패널을 보여주는 평면도이다.
하나의 실시 예로서 16개의 서브 패널을 갖는 대면적 유기 EL 디스플레이 패널의 제작 과정을 도 6a 내지 도 6k를 참조하여 설명하기로 한다.
먼저, 도 6a에 도시된 바와 같이 투명 절연 기판 위에 ITO (Indium Tin Oxide)와 같은 투명 도전막을 형성하고, 포토리소그래피(photolithography) 공정으로 투명 도전막을 패터닝하여 각각 복수개의 띠(stripe)(3-1,3-2)들을 갖는 제 1 전극들을 형성한다.
여기서, 길이 방향으로 볼 때 하나의 제 1 전극 띠가 4개의 짧은 띠(3-1,3-2)들로 분리되어 있다.
이어, 투명 기판 위에 제 1, 제 2 전극과의 전기적 연결을 위한 복수개의 제 1, 제 2 콘택 패드(contact pad)(4-1,4-2,5-1,5-2)들을 형성한다.
이 제 1, 제 2 콘택 패드(4-1,4-2,5-1,5-2)들은 제 1 전극 띠(3-1,3-2)들을 형성할 때 같이 형성할 수도 있다.
그리고, 제 1, 제 2 콘택 패드(4-1,4-2,5-1,5-2)는 기판 4면의 가장자리에 형성되고, 인접한 패드와는 계단식으로 서로 엇갈리어 형성된다.
여기서, 제 1 전극의 길이방향에 형성되는 제 1 콘택 패드(4-1,4-2)들은 제 1 전극과 전기적 연결을 위한 것이고, 그 외의 제 2 콘택 패드(5-1,5-2)들은 제 2 전극과 전기적 연결을 위한 것이다.
또한, 제 1 콘택 패드(4-1,4-2)들 중에서, 각 서브 패널의 칼럼 방향에 배열되는 제 1 전극과 연결되는 패드들은 동일 선상에 배열되고 각 서브 패널의 로우 방향에 배열되는 제 1 전극과 연결되는 패드들은 다른 선상에 배열되며, 제 2 콘택 패드(5-1,5-2)들 중에서, 각 서브 패널의 로우 방향에 배열되는 제 2 전극과 연결되는 패드들은 동일 선상에 배열되고 각 서브 패널의 칼럼 방향에 배열되는 제 2 전극과 연결되는 패드들은 다른 선상에 배열된다.
이와 같이 콘택 패드들을 계단식으로 형성하는 이유는 나중에 탭을 연결할 때, 탭을 겹쳐서 실장 면적을 줄이기 위함이다.
다음, 도 6b에 도시된 바와 같이, 제 1 버스 전극들을 형성하여 제 1 전극 띠들과 그에 대응되는 콘택 패드들을 연결시킨다.
이때, 바깥쪽 띠(3-1)들과 그에 대응되는 콘택 패드(4-1)들은 짧은 제 1 버스 전극(6-1)에 의해 연결되도록 하고, 안쪽 띠(3-2)들과 그에 대응되는 콘택 패드(4-2)들은 긴 제 1 버스 전극(6-2)을 이용하여 연결되도록 한다.
여기서, 제 1 버스 전극으로 쓰인 연결선들(6-1,6-2)은 Al, Cr, Ag, Au 등과 같이 저항이 ITO보다 작은 물질로 형성하면 좋다.
도 6c는 도 6b의 블록을 확대하여 보여주는 도면이고, 도 6c의 A-A'선상에 따른 단면도이다.
이어 도 6d에 도시된 바와 같이, 제 1 버스 전극 위에 제 1 버퍼층(7-1)을 형성한다.
여기서, 버퍼층(7-1)은 전기, 절연성이 좋은 무기물(옥사이드, 나이트라이드 등)이나 유기물(폴리이미드, 폴리올레핀 등) 또는 SOG(무기 및 유기 실라놀계)로 형성한다.
그리고, 도 6e 및 도 6f에 도시된 바와 같이 제 2 버스 전극(8-1,8-2)들을 제 1 버스 전극과 직교하도록 형성한다.
이 제 2 버스 전극의 역할은 후속 공정에 형성될 제 2 전극들과 제 2 콘택 패드(5-1,5-2)들을 전기적으로 연결시켜주기 위한 것이다.
여기서, 제 2 버스 전극의 끝이 나중에 적층될 제 2 전극과 접촉될 수 있게 옆으로 약간 삐져 나와 있어야 한다.
이 삐져 나온 부분은 도 6e와 같이 발광 셀 안에 있거나 도 6f와 같이 발광 셀과 셀 사이에 있어도 된다.
다음, 도 6g와 같이 제 2 버퍼층(7-2)을 형성하고, 도 6h와 같이 제 2 버퍼층(7-2) 위에 오버-행(over-hang)을 함유한 제 1 격벽(9-1)과 제 2 격벽(9-2)을 형성한다.
이어, 도 6i와 같이 유기 발광층(10)을 적층한 후, 도 6j와 같이 제 2 전극과 연결시키기 위한 제 2 버스 전극의 삐어져 나온 부분의 유기 발광층을 레이저 등으로 제거하여 제 2 버스 전극의 삐어져 나온 부분을 노출시킨다.
그리고, 도 6k와 같이 제 2 전극(11)을 형성하고 나서, 보호막을 입히고 일반적인 인캡슐레이션(encapsulation) 공정을 수행하여 패널 제작을 완성한다.
이와 같이 디스플레이 패널을 제작한 후, 외부 구동 회로와의 전기적 연결을 위해 도 7에 도시된 바와 같이 탭(TAB)을 연결한다.
여기서, 패드들은 계단식으로 어긋나게 형성되므로 동일 선상에 배열되는 패드(4-2 또는5-2)들에 연결되는 탭과 그와 다른 선상에 배열되는 패드(4-1 또는 5-1)들에 연결되는 탭은 서로 일부 중첩된다.
탭으로는 FPC(Flexible Print Circuit)나 또는 TCP(Tape Carrier Package)를 사용할 수 있다.
지금까지 (4×4)개의 서브 패널들을 갖는 디스플레이 패널의 제작 공정을 설명하였는데, 같은 공정 개념을 도 8에 예시된 (6×6)개의 서브 패널들을 갖는 대형 디스플레이 패널의 제작에도 똑같이 적용할 수 있다.
도 9a 내지 도 9h는 (6×6)개의 서브 패널용 제작 공정에 관한 도면으로서 기본적으로 (4×4)개 서브 패널들의 제작 공정과 유사하나 다음과 같은 몇 가지 차이점들이 있다.
도 9a 및 도 9b에 도시된 바와 같이, 여기서는 (4×4) 서브 패널에 비해 전극과 외부의 구동 회로와 전기적 연결을 위한 패드가 하나 더 필요하고(4-1,4-2,4-3), 각각의 제 1 전극 당 버스 전극이 하나 더 형성되는 것이 필요하다(6-1,6-2,6-3).
도 10a에는 버스 전극 2개가 나란히 형성되어 있지만, 도 10b의 예에서 보듯 각층 당 하나의 버스 전극이 두 층으로 형성될 수도 있다.
그리고 도 9d의 경우에도 (4×4) 서브 패널에 비해 각각의 제 2 전극 당 버스 전극이 하나 더 형성되는 것이 필요하다(8-1,8-2,8-3).
지금까지 설명한 패널 제작 기술은 (2m×2n)개의 서브 패널을 갖는 대형 디스플레이 패널의 제작에도 그대로 적용될 수 있으며, 이 경우 단지 도 10a,b에서와 같이 버스 전극들이 다층 구조로 형성되는 것과 도 9a와 같이 패드 하나가 더 필요할 뿐이다.
도 11a,b은 제 1 및 제 2 버스 전극들을 입체적으로 보여주는 도면이다.
상기와 같이 제작된 디스플레이 패널은 도 12와 같이 외부 구동 회로와의 전기적 연결을 위해 탭(TAB)이 연결된다.
여기서도 마찬가지로 패드들은 계단식으로 어긋나게 형성되므로 동일 선상에 배열되는 패드(4-3 또는 5-3)들에 연결되는 탭과 그와 다른 선상에 배열되는 패드(4-1 또는 5-2, 4-1 또는 5-1)들에 연결되는 탭들은 서로 일부 중첩되어 실장 면적이 최소화되므로 고해상도 및 대형 디스플레이 패널을 제작하는데 있어 매우 적합하다.
본 발명에 따른 디스플레이 패널 및 그의 실장 방법에 있어 다음과 같은 효과가 있다.
디스플레이 패널 제작하는데 있어 각 서브 패널의 전극들에 연결되는 다층 구조의 버스 전극을 이용하여 계단 형태로 어긋나게 형성된 패드들에 전기적으로 연결시키고, 외부 회로와의 전기적 연결을 위한 탭(TAB)을 패드들에 중첩되도록 연결함으로써, 실장 면적을 최소화하는데 탁월한 효과가 있다.
또한, 고해상도 및 대형 디스플레이 패널을 값싸게 대량 생산하는데 적합하다.
Claims (7)
- (m × n)개의 서브 패널들로 분리된 칼럼(column)들과 로우(row)들의 매트릭스(matrix)에 서로 전기적으로 절연된 복수개의 제 1, 제 2 전극들을 갖는 디스플레이 패널에 있어서,상기 복수개의 제 1, 제 2 전극들에 각각 대응되어 상기 패널의 일정영역에 복수개의 제 1, 제 2 패드들이 배열되고, 상기 복수개의 제 1, 제 2 패드들의 각 패드는 인접한 패드와 서로 어긋나도록 다른 선상에 배열되어 외부의 회로와 전기적으로 연결되며,상기 대응되는 복수개의 제 1, 제 2 복수개의 패드들과 대응되는 복수개의 제 1 및 제 2 전극들에 복수개의 제 1, 제 2 시그널 버스들이 각각 전기적으로 연결되고, 상기 복수개의 제 1, 제 2 시그널 버스들은 각 층 사이에 전기 절연층을 가진 적층 구조로 이루어지며, 적층된 상기 각 층에 하나 또는 다수개의 시그널 버스들이 형성되는 것을 특징으로 하는 디스플레이 패널.
- 제 1 항에 있어서, 상기 복수개의 제 1 패드들은 상기 칼럼(column)방향의 제 1 전극들에 대응되고, 상기 복수개의 제 2 패드들은 상기 로우(row)방향의 제 2 전극들에 대응되는 것을 특징으로 하는 디스플레이 패널.
- 제 1 항에 있어서, 상기 복수개의 제 1 패드들 중에서, 상기 각 서브 패널의 칼럼 방향에 배열되는 제 1 전극과 전기적으로 연결되는 패드들은 동일 선상에 배열되고 상기 각 서브 패널의 로우 방향에 배열되는 제 1 전극과 전기적으로 연결되는 패드들은 다른 선상에 배열되며, 상기 복수개의 제 2 패드들 중에서, 상기 각 서브 패널의 로우 방향에 배열되는 제 2 전극과 전기적으로 연결되는 패드들은 동일 선상에 배열되고 상기 각 서브 패널의 칼럼 방향에 배열되는 제 2 전극과 전기적으로 연결되는 패드들은 다른 선상에 배열되는 것을 특징으로 하는 디스플레이 패널.
- 복수개의 발광부들로 이루어진 복수개의 서브 패널들;상기 서브 패널들에 대응되는 복수개의 제 1 전극들과 상기 각 제 1 전극들에 대응하여 커플링(coupling)되는 복수개의 제 1 시그널 버스들이 형성된 기판;상기 제 1 전극들의 최소 영역들이 각각 노출되는 상기 기판으로부터 절연되어 돌출된 복수개의 제 2 시그널 버스들;상기 제 1 전극들의 노출된 영역들 위에 형성되고, 적어도 하나의 유기EL층을 포함하는 제 1, 제 2, 제 3 유기 발광층 중 적어도 어느 하나;상기 제 1, 제 2, 제 3 유기 발광층 중 적어도 어느 하나 위에 형성되고, 상기 제 2 시그널 버스들에 대응되어 커플링되는 복수개의 제 2 전극들;상기 제 1, 제 2 시그널 버스들에 각각 대응되어 전기적으로 연결되고, 인접한 것과는 서로 어긋나도록 다른 선상에 배열되는 복수개의 제 1, 제 2 패드들로 구성되는 것을 특징으로 하는 디스플레이 패널.
- 제 4 항에 있어서, 상기 복수개의 제 1 패드들 중에서, 상기 각 서브 패널의 칼럼 방향에 배열되는 제 1 전극과 전기적으로 연결되는 패드들은 동일 선상에 배열되고 상기 각 서브 패널의 로우 방향에 배열되는 제 1 전극과 전기적으로 연결되는 패드들은 다른 선상에 배열되며, 상기 복수개의 제 2 패드들 중에서, 상기 각 서브 패널의 로우 방향에 배열되는 제 2 전극과 전기적으로 연결되는 패드들은 동일 선상에 배열되고 상기 각 서브 패널의 칼럼 방향에 배열되는 제 2 전극과 전기적으로 연결되는 패드들은 다른 선상에 배열되는 것을 특징으로 하는 디스플레이 패널.
- (m × n)개의 서브 패널들로 분리된 칼럼(column)들과 로우(row)들의 매트릭스(matrix)에 서로 전기적으로 절연된 복수개의 제 1, 제 2 전극들을 갖는 디스플레이 패널의 실장방법에 있어서,상기 각 서브 패널의 칼럼 방향에 배열되는 제 1 전극과 전기적으로 연결되는 제 1 패드들이 동일 선상에 배열되고 상기 각 서브 패널의 로우 방향에 배열되는 제 1 전극과 전기적으로 연결되는 제 1 패드들이 다른 선상에 배열되며, 상기 각 서브 패널의 로우 방향에 배열되는 제 2 전극과 전기적으로 연결되는 제 2 패드들이 동일 선상에 배열되고 상기 각 서브 패널의 칼럼 방향에 배열되는 제 2 전극과 전기적으로 연결되는 제 2 패드들이 다른 선상에 배열되어짐과 동시에 인접한 각 패드들은 서로 어긋나도록 다른 선상에 배열된 디스플레이 패널을 준비하는 단계;상기 각 패드들이 외부의 회로에 전기적으로 연결되도록 상기 동일 선상에 배열되는 패드들과 다른 선상에 배열되는 패드들에 각각 대응하여 탭(TAB)들을 연결하는 단계를 포함하여 이루어짐을 특징으로 하는 디스플레이 패널의 실장방법.
- 제 6 항에 있어서, 상기 동일 선상에 배열되는 패드들에 연결되는 탭과 그와 다른 선상에 배열되는 패드들에 연결되는 탭(TAB)은 서로 일부 중첩되는 것을 특징으로 하는 디스플레이 패널의 실장방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009011A KR100290860B1 (ko) | 1999-03-17 | 1999-03-17 | 디스플레이 패널 및 그의 실장방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009011A KR100290860B1 (ko) | 1999-03-17 | 1999-03-17 | 디스플레이 패널 및 그의 실장방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000060587A KR20000060587A (ko) | 2000-10-16 |
| KR100290860B1 true KR100290860B1 (ko) | 2001-05-15 |
Family
ID=19576829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990009011A KR100290860B1 (ko) | 1999-03-17 | 1999-03-17 | 디스플레이 패널 및 그의 실장방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100290860B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100407726B1 (ko) * | 2001-03-19 | 2003-12-01 | 주식회사 엘리아테크 | 유기 전계 발광 디스플레이 소자의 분리 격벽 불량 판단장치 및 그 방법 |
| KR20030044657A (ko) * | 2001-11-30 | 2003-06-09 | 오리온전기 주식회사 | 유기 전기발광 패널 및 그의 결함 검사 방법 |
-
1999
- 1999-03-17 KR KR1019990009011A patent/KR100290860B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000060587A (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4472961B2 (ja) | 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 | |
| CN109037235B (zh) | 阵列基板及其制作方法 | |
| US20230139020A1 (en) | Backlight module and display device | |
| CN109979981A (zh) | 一种显示面板及其制作方法、显示装置 | |
| JP3795447B2 (ja) | 有機ｅｌデバイスのパネルとその製造方法 | |
| KR100393696B1 (ko) | 집적된전자광학패키지및그제조방법 | |
| US20230418407A1 (en) | Touch panel and display apparatus | |
| CN111142714B (zh) | 一种显示面板及显示装置 | |
| US6710547B2 (en) | Organic EL display device | |
| US20220240382A1 (en) | Flexible circuit board and method of manufacturing the same, and display module thereof | |
| CN111987084A (zh) | 电子装置及其制造方法 | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| CN112992879B (zh) | 阵列基板、背光模组及显示面板 | |
| JP7012130B1 (ja) | マイクロｌｅｄ表示パネルとその製造方法 | |
| KR100243914B1 (ko) | 액정표시패널의 탭패드부 구조 및 그 제조방법 | |
| KR100287848B1 (ko) | 유기 이 엘 디스플레이 패널 및 그 제조방법 | |
| JP4851255B2 (ja) | 表示装置 | |
| JPH1055887A (ja) | マトリクス表示装置 | |
| KR100290860B1 (ko) | 디스플레이 패널 및 그의 실장방법 | |
| JP2776084B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JP2005252226A (ja) | 表示パネル用のリードパッド構造とその製造方法およびリードパッドアレイ構造 | |
| JP3199570B2 (ja) | 表示装置 | |
| KR100623974B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20000060803A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| TWI357997B (en) | Outer lead structure, active device array substrat |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090105 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |