JPH0423034A - データ比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 磁気記録再生装置などに用いられるデータ比較回路に関
し、 高速で特定のデータの比較を行なうことができるデータ
比較回路を提供することを目的とし、特定のアドレスを
パラメータ）、２として保持しておく第１．第２保持手
段と、前記パラメータ１．２の各値とメモリアドレスバ
スからのアドレス値を比較する第１．第２比較手段と、
該第１゜第２比較手段の各出力に基づいてメモリ上に書
き込まれるデータと同じデータがデータバスより書き込
まれる第３．第４保持手段と、該第３．第４保持手段の
各出力を比較する第３比較手段とにより構成する。

［産業上の利用分野］ 本発明は、磁気記録再生装置などに用いられるデータ比
較回路に関する。

磁気記録再生装置においては、磁気ディスク装置や磁気
テープ装置からバッファ内のデータをメモリに転送する
が、この転送が正しく行なわれたか否かをチエツクして
いる。すなわち、１ブロツクのデータの転送において、
先頭部のチエツクキャラクタと最終部のチエツクキャラ
クタが一致するかをチエツクしている。このような特定
データの比較を高速で行なうことが望ましい。

［従来の技術］ 従来のデータ比較方式としては、例えば第３図および第
４図に示すようなものがある。

第３図において、１はデータの書き込み、読み出しが行
なわれるメモリであり、メモリ１にはメモリアドレスバ
ス２およびデータバス３がそれぞれ接続されている。ま
た、メモリ１にはメモリリードストローブ信号４および
メモリライトストローブ信号５がそれぞれ入力する。

メモリ１へのデータの転送後、特定の２ワードの値を比
較する場合には、第４図に示すような、ソフトのフロー
チャートにより、メモリ１からデータの読み出しを行な
った後にデータの比較を行なっていた。

すなわち、第４図において、まずステップＳ１でメモリ
１にデータの転送を行なう。そして、ステップＳ２で特
定のアドレス１のデータを読み出し、ステップＳ３で特
定のアドレス２のデータを読み出し、ステップＳ４で読
み出した２つのデータの比較を行なっていた。

［発明が解決しようとする課題］ しかしながら、このような従来のデータ比較方式にあっ
ては、ソフトによって特定アドレスのデータを読み出し
て比較するため、ソフトの処理時間とメモリの読出し時
間がかかるので、高速で比較することができないという
問題点があった。

本発明は、このような従来の問題点に鑑みてなされたも
のであって、高速で特定のデータの比較を行なうことが
できるデータ比較回路を提供することを目的としている
。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、Ｉ７．１８は特定のアドレスをパラメ
ータ１．２として保持しておく第１．第２保持手段、２
１．２２は前記パラメータ１．２の各値とメモリアドレ
スバス１２からのアドレス値を比較する第１．第２比較
手段、２７．２８は該第１．第２比較手段２１．２２の
各出力に基づいてメモリ１１上に書き込まれるデータと
同じデータがデータバス１３より書き込まれる第３．第
４保持手段、２９は該第３．第４保持手段２７゜２８の
各出力を比較する第３比較手段である。

［作用］ データ転送の途中において、メモリアドレスバスからの
アドレス値と第１保持手段または第２保持手段に保持さ
れているパラメータ１またはパラメータ２の値が一致す
ると、第１比較手段または第２比較手段より出力があり
、第３保持手段または第４保持手段にメモリ上に書き込
まれるデータと同じデータが書き込まれる。

データ転送が終了すると、第３保持手段および第４保持
手段には特定のデータが書き込まれており、これらの特
定のデータに第３比較手段で比較される。

このように、ハードウェアにより、予め設定された特定
の２つのデータを高速で比較することができる。

その結果、エラー検出をより短時間で行なうことが可能
となる。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図は本発明の一実施例を示す図である。

第２図において、１１はデータの転送が行なわれるメモ
リであり、メモリ１１にはメモリアドレスバス１２およ
びデータバス１３がそれぞれ接続されている。また、メ
モリ１１にはメモリリードストローブ信号１４およびメ
モリライトストローブ信号１５が入力する。

１７．１８は第１保持手段および第２保持手段としての
第１．第２レジスタであり、第１．第２レジスタ１７．
１８には予め特定のアドレスがパラメータ１、パラメー
タ２として保持されている１９．２０は第１比較手段お
よび第２比較手段としての第１．第２コンパレータであ
り、第１゜第２コンパレータ１９，２０にはメモリアド
レスバス１２からアドレスの値が入力するとともに第１
、第２レジスタ１７．１８からパラメータ１゜２の各値
がそれぞれ入力する。第１．第２コンパレータ１９，２
０はパラメータ１．２の各値とアドレスの値とを比較し
て一致したとき、一致信号２１．２２を出力する。

２３．２４はアンド回路であり、アンド回路２３．２４
にはメモリライトストローブ信号１５と一致信号２１．
２２が入力する。アンド回路２３゜２４は一致信号２１
．２２の入力により、書込み信号２５．２６をそれぞれ
出力する。

２７．２８は第３保持手段および第４保持手段としての
第３．第４レジスタであり、第３．第４レジスタ２７．
２８はデータバス１３にそれぞれ接続されており、アン
ド回路２３．２４からの書き込み信号２５．２６に基づ
いてメモリ１１上に書き込まれるデータと同じデータが
データバス１３より書き込まれる。

２９は第３比較手段としての第３コンパレータであり、
第３コンパレータ２９は第３．第４レジスタ２７．２８
からの特定のデータを比較して、一致しているとき、一
致信号３０を出力する。

次に、動作を説明する。

データ転送が開始されると、メモリアドレスバス１２に
設定されたアドレスにデータバス１３を通してデータが
次々に書き込まれていく。データが書き込まれていく途
中でメモリアドレスバス１２のアドレスの値と第２レジ
スタ１フまたは第２レジスタ１８に保持されているパラ
メータ１またはパラメータ２の値と一致すると、第１コ
ンパレータ１９または第２コンパレータ２０は一致信号
２１または一致信号２２をアンド回路２３またはアンド
回路２４に出力する。アンド回路２３またはアンド回路
２４からの書込み信号２５または書込み信号２６によっ
て第３レジスタ２７または第４レジスタ２８にはデータ
バス１３からメモリコ−１に書き込まれるデータと同じ
データが書き込まれる。

データ転送が終了すると、第３レジスタ２７および第４
レジスタ２８にはそれぞれ特定のデータが書き込まれて
おり、これらの特定のデータは第３コンパレータ２９で
比較され、一致していると、一致信号３０が出力される
。

このように、メモリ１１に対するデータ転送が終了した
とき、ハードウェアにより特定の２つのデータを比較す
ることができ、高速な比較動作を実現することができる
。

［発明の効果］ 以上説明してきたように、本発明によれば、メモリに対
して、ハードウェアの比較回路を設けたため、特定のデ
ータを高速で比較することができる。

その結果、エラー検出を短時間で行なうことが可能とな
る。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例を示す図、 第３図は従来のメモリ回路を示す図、 第４図は従来のフローチャートである。 図中、 １１・・・メモリ、 １２・・・メモリアドレスバス、 １３・・・データバス、 １４・・・メモリリードストローブ信号、１５・・・メ
モリライトストローブ信号、１７・・・第２レジスタ（
第１保持手段）、１８・第２レジスタ（第２保持手段）
、Ｊ９・・・第２コンパレータ（第１比較手段）２０・
・・第２コンパレータ（第２比較手段）２１．２２・・
・一致信号、 ２３．２４・・・アンド回路、 ５．２６・・・書込み信号、 ７・・・第３レジスタ（第３保持手段）、８・・・第４
レジスタ（第４保持手段）、９・・・第３コンパレータ
（第３比較手段）０・・・一致信号。

Claims (1)

【特許請求の範囲】
1. 特定のアドレスをパラメータ１、２として保持しておく
   第１、第２保持手段（１７）、（１８）と、前記パラメ
   ータ１、２の各値とメモリアドレスバス（１２）からの
   アドレス値を比較する第１、第２比較手段（２１）、（
   ２２）と、該第１、第２比較手段（２１）、（２２）の
   各出力に基づいてメモリ（１１）上に書き込まれるデー
   タと同じデータがデータバス（１３）より書き込まれる
   第３、第４保持手段（２７）、（２８）と、該第３、第
   ４保持手段（２７）、（２８）の各出力を比較する第３
   比較手段（２９）を備えたことを特徴とするデータ比較
   回路。