JPH04230025A - デバイスの製造方法 - Google Patents

デバイスの製造方法

Info

Publication number
JPH04230025A
JPH04230025A JP3159485A JP15948591A JPH04230025A JP H04230025 A JPH04230025 A JP H04230025A JP 3159485 A JP3159485 A JP 3159485A JP 15948591 A JP15948591 A JP 15948591A JP H04230025 A JPH04230025 A JP H04230025A
Authority
JP
Japan
Prior art keywords
aluminum
deposition
dielectric
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3159485A
Other languages
English (en)
Other versions
JP2566072B2 (ja
Inventor
Christopher J Case
クリストファー ジョン ケース
Kin P Cheung
キン ピン チェーン
Ruichen Liu
ルイチェン リウ
Ronald J Schutz
ロナルド ジョセフ シュッツ
Richard Siegfried Wagner
リチャード ジークフリート ワグナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04230025A publication Critical patent/JPH04230025A/ja
Application granted granted Critical
Publication of JP2566072B2 publication Critical patent/JP2566072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路の製造法に関
し、特に、浅接合を有する集積回路の製造法に関する。
【0002】
【従来の技術】集積回路の製造において、電界効果トラ
ンジスタのソースおよびドレインのような接合への電気
接点が要求される。これらのデバイスにとって所望され
る電気的性質には、10オームよりも小さい接合接触抵
抗および10−7アンペア/cm2より小さい接合漏洩
電流が含まれる。厳しい設計規則に固有の複雑さによっ
て、これらの要求を満たすことは難しくなっている。 (デバイス設計規則は、デバイス回路内のすべての部分
に対する最小の横方向寸法である。)
【0003】例えば、ソースおよびドレイン接合は一般
的にサブミクロン設計規則において0.25μmより深
くないため、製造工程によって誘発される接合との望ま
しくない化学反応は急速にその接合を破壊する。さらに
、電気接点は、誘電体としても知られた上部の電気的絶
縁物質の開口部を通して、ドレインまたはソース接合領
域のような下部の接合領域に形成される(電気的絶縁物
質は、C.キッテル(C. Kittel)「固体物理
学入門(Introduction to Solid
 State Physics)、第3版」の252ペ
ージおよび266ページ(1967年)に定義されてい
る)。
【0004】一般的に、厳しい設計規則の結果、この開
口部(ウィンドウ)は高いアスペクト比、すなわち、1
.1よりも大きいアスペクト比を有する。(アスペクト
比は、接合における誘電体の厚さを、接合における有効
直径、すなわち、接合におけるウィンドウと同一の面積
を有する円の半径で割った値として定義される。)高ア
スペクト比ウィンドウを通して接合に接点を形成するに
は、ウィンドウの伝導断面積が受容可能な低い流量密度
を保持するのに適するように、開口部に適合する、すな
わち開口部を満たすような伝導性物質の蒸着が必要とな
る。
【0005】さらに、ウィンドウを通して接点を形成す
るのと同一の蒸着が、誘電体上の表面金属層を形成する
ために使用され、この表面層は最終的には接点間の電気
的相互接続を形成するようにパターン形成される。その
結果、表面層は、相互接続の電気的特性を受容できない
ほど劣化させるような欠陥を有してはならない。従って
、要約すると、適切な接点および付随する相互接続を保
証するためには、接合との望ましくない化学反応は回避
されるべきである一方、ウィンドウに適合する、すなわ
ちウィンドウを満たすような被覆が形成され、適切な表
面蒸着が得られるべきである。
【0006】
【発明が解決しようとする課題】一般に、電気伝導性接
点および相互接続物質としては、高い伝導性、エッチン
グ可能性、シリコン酸化物への優れた接着、および名目
費用のため、アルミニウムを利用することが望ましい。 しかし、1.1よりも大きいアスペクト比を有するウィ
ンドウ内で適切な被覆を形成するためにアルミニウムを
直接蒸着することは困難な目標である。これらの要求の
厳しい応用におけるアルミニウム接点の蒸着に、トリイ
ソブチル・アルミニウム前駆体を使用した化学蒸着に関
する1つの比較的最近の手続き(H.W.ピーカール(
H. W. Piekaar)他、第6回国際IEEE
・VLSIマルチレベル相互接続会議122ページ(1
989年)、L.F.クワクマン(L. F.Kwak
man)他「VLSIへの応用のためのタングステンお
よびその他の反射金属IV」315ページ、MRS(1
989年)参照)は見込みがあり、さらに検討中である
【0007】しかし、トリイソブチル・アルミニウムは
誘電体物質上で自発的に解離しないため、塩素化合物四
塩化チタンがアルミニウム膜の形成の開始に使用される
。この手続きは、アルミニウム−誘電体界面に残留塩素
を残し、これはアルミニウム相互接続導体中に拡散しや
すく、導線の腐食を引き起こし、電子回路の欠陥を生じ
る。従って、アルミニウム接点に対するアプローチは、
完全に受容できないか、または、何らかの信頼性の考察
を有する。
【0008】他の接点材料も検討されている。例えば、
低圧化学蒸着(LPCVD)技術によるタングステンの
蒸着が報告されている。(例えば、N.E.ミラー(N
. E. Miller)とI.ベイングラス(I. 
Beinglass)「Solid State Te
chnol.」第25巻(第12号)85ページ、E.
K.ブロードベント(E. K. Broadbent
)とC.L.ラミラー(C. L. Ramiller
)「J. Electrochem. Soc.」第1
31巻、1427ページ(1984年)、およびE.K
.ブロードベントとW.T.ステイシー(W. T.S
tacy)「Solid State Technol
.」第49巻(第12号)51ページ(1985年)参
照。)
【0009】この技術は、1.1よりも大きいアスペク
ト比を有するウィンドウ内への蒸着が可能であるという
利点を有する。しかし、接合(シリコン上のケイ化物を
含む)と、タングステンの蒸着中に導入された化学種の
間の望ましくない重大な相互作用が存在する。(例えば
、M.L.グリーン(M. L. Green)とR.
A.レヴィ(R. A. Levy)「Semicon
 East 1985 Technical Proc
eedings」57ページ(1985年)、M.L.
グリーンとR.A.レヴィ「J. Electroch
em. Soc.」第132巻、1243ページ(19
85年)、G.E.ジョージウ(G. E. Geor
giou)他「VLSIへの応用のためのタングステン
およびその他の反射金属II」E.K.ブロードベント
編、225ページ、MRS、ピッツバーグ、PA(19
87年)、およびN.リフシッツ(N. Lifshi
tz)他「VLSIへの応用のためのタングステンおよ
びその他の反射金属III」V.A.ウェルズ(V. 
A. Wells)編、225ページ、MRS、ピッツ
バーグ、PA(1988年)参照。)
【0010】ある条件下ではこの相互作用は自己制限的
である。すなわち、蒸着中に消費される接合シリコンの
量は、反応条件に依存するある最大値に達する。この自
己制限効果にもかかわらず、形成される損害は、0.2
5μmよりも浅い、ソースおよびドレイン接合のような
接合に対してはまだあまりにも高価である。さらに、蒸
着されたタングステン物質と誘電体物質、例えば二酸化
ケイ素との接着は、完全に望ましいものではない。
【0011】タングステン蒸着に関する1つの提案(N
.リフシッツとR.シュッツ、米国第07/226,9
17号、1988年8月1日提出)では、適切な接点お
よび相互接続蒸着が形成されている。この手続きは、要
求の厳しい応用に対して非常に適切であるが、やや複雑
な工程を含む。従って、直接の、受容可能なアルミニウ
ムの蒸着は、未だに強く望まれる可能性である。
【0012】
【課題を解決するための手段】トリイソブチル・アルミ
ニウム前駆体を使用した化学蒸着によるアルミニウムの
蒸着は、残念ながら、ピン・ホールだけでなく、受容で
きない界面空孔、すなわち、アルミニウム相互接続層の
厚さ全部を貫通してはいないが、基板と蒸着アルミニウ
ムの間の界面に存在する空間を生じることがわかってい
る。これらの空孔、および適切な条件下ではピン・ホー
ルもまた、蒸着基板と、ウィンドウが形成される誘電体
物質の表面上の蒸着アルミニウムの間の、適当な特性の
核形成層を利用することによって除去される。
【0013】特に、利用される核形成物質は、アルミニ
ウム蒸着が120オングストローム以下の平均厚さに達
する前に、生じるアルミニウム粒子が基板表面積の少な
くとも97.5%を占めるように選択されなければなら
ない。(最大寸法における0.15ミクロンよりも小さ
い粒子は、この面積決定に対しては考慮されない。平均
厚さとは、測定された層と同モル数の一様な厚さの層に
対応する厚さである。さらに、粒界は、非占有面積とは
みなさない。)
【0014】窒化チタンのような物質、例えば、化学量
論的な窒化チタン、および、45〜55原子パーセント
の窒素と残りはチタンを含む窒化チタンは、高真空環境
で蒸着された金属とともに、所望される結果を生じる。 特に、塩素を含まない核形成層の使用によって、塩素に
誘発されたアルミニウム相互接続の腐食が回避される。
【0015】
【実施例】1.1より大きいアスペクト比のウィンドウ
孔を適合的に満たすようなアルミニウムの蒸着は、H.
W.ピーカール他、第6回国際IEEE・VLSIマル
チレベル相互接続会議(V−MIC)122ページ(1
989年)に説明されている(これは参考文献である)
。基本的には、この手続きは、精製トリイソブチル・ア
ルミニウム前駆体を利用することおよびこの前駆体を2
00℃から400℃の範囲の温度に加熱された蒸着基板
に導入することを含む。
【0016】トリイソブチル・アルミニウム(TIBA
)は、有機不純物をできるだけ減らすように、注意深く
取り扱われる。35〜70℃の範囲の温度で20〜80
ml/分の範囲のTIBA液体の流量速度、および、2
0〜70Paの範囲のTIBA分圧が一般的に使用され
る。この手続きを通して前に説明されたように、適合さ
れたウィンドウ接点が形成されるが、多くの界面空孔欠
陥も得られる。
【0017】界面空孔欠陥を避けるため、アルミニウム
の蒸着の前に基板上にまず核形成層が形成される。しか
し、核形成層は、アルミニウム蒸着が、核形成物質上に
120オングストロームより小さい平均厚さに達する前
に生じたアルミニウム粒子が基板面積の少なくとも97
.5%を占めるように、注意深く選択されなければなら
ない。(最大寸法における0.15ミクロンよりも小さ
い粒子は、ウィスカーのような人工物とともに、この面
積決定に対しては考慮されない。)
【0018】予め高真空に排気された容器内で蒸着され
た、化学量論的組成を有する窒化チタン、または、45
〜55原子パーセントの窒素と残りはチタンを含む窒化
チタンの核形成層に対しては、この基準は満たされてい
るが、予め2×10−4Paの圧力に排気された容器内
に導入された四塩化チタンにウェハーを暴露することに
よって形成された層組成に対しては、この基準は満たさ
れない。
【0019】空孔は前者の方法で回避されるが、高レベ
ルの空孔、例えば、1cm2当たり約106個が、後者
の方法で得られる。(核形成粒子被覆は、コントロール
・サンプル上で適切な間隔で行われた走査電子顕微鏡に
よる観察で容易に識別され、平均厚さは、この間隔の前
後で蒸着基板の重量を測定することによって決定される
。)
【0020】多くの自然酸化物の形成を回避する条件下
で形成されるさまざまな物質は、適切なアルミニウム核
形成基準に従う。適当な核形成物質の例は、窒化チタン
であり、望ましくは、45〜55原子パーセントの範囲
の窒素成分と、チタンのような金属からなるものである
。一般に、窒化チタンに対しては0.1トル秒より大き
く、チタンのような金属に対しては10−4トル秒より
大きい酸化試薬の量は、過剰な酸化を生じる。
【0021】例えば、2×10−4Pa以上の圧力の真
空で約2時間暴露されたチタンは一般にウィスカー成長
を有する不良な核形成を生じるが、2×10−5Paの
真空で1分より短い時間で蒸着されたチタンは、上記の
基準を満たす膜を生じる。従って、一般的に窒化チタン
と金属のような核形成層は、比較的高真空環境で形成さ
れるべきであり、続いてアルミニウムの蒸着前に酸化媒
体に暴露されるべきではない。
【0022】核形成層を蒸着するには、従来の蒸着技術
が使用可能である。例えば、窒化チタンは、D.S.ウ
ィリアムズ(D. S. Williams)他「ジャ
ーナル・オヴ・ヴァキューム・サイエンス・アンド・テ
クノロジー・B(Journal of Vacuum
 Science and Technology B
)」第5巻1723〜1729ページ(1987年)に
説明されているような反応性スパッタリングによって蒸
着され、チタンまたはその他の金属は、L.I.マイセ
ル(L. I. Maissel)とR.グラング(R
. Glang)編「薄膜技術ハンドブック(Hand
book of Thin Film Technol
ogy)」マグロウヒル(1970年)第4章「膜の蒸
着へのスパッタリングの応用」に説明されているような
スパッタリングによって蒸着される。
【0023】一般的に、0.005μm〜0.15μm
の範囲の厚さを有する核形成層が使用される。0.00
5μmよりも薄い層は一般に過剰な不連続性を有し、一
方0.15μmよりも厚い層は、一般に高い電気抵抗を
有し、相互接続線の全電気抵抗を増大させるため、望ま
しくない。
【0024】結果として空孔がなくなる正確なメカニズ
ムは知られていないが、考えられる説明は、核形成表面
上の酸化物が、アルミニウムの蒸着に必要なβ−ヒドリ
ド除去をトリイソブチル・アルミニウム前駆体からほと
んど妨げる、ということである。酸化物の存在によって
誘発された散在的な核形成は、粒子が合体した場合に、
空間によって分離された比較的大きな粒子を生じる。従
って、受容できない核形成によって顕著な空孔の形成が
起き、上記の核形成条件を満たす核形成層の使用によっ
てこれが改善されると考えられている。
【0025】核形成層蒸着条件の特に正しい選択によっ
て、空孔が本質的に除去されるだけでなく、ピン・ホー
ルもまた非常に減少する。例えば、適切な環境中で蒸着
されたTixNy(ただし、xおよびyはそれぞれ1.
0、1.0±0.05)の使用により、3×103cm
−2(数百サンプル領域の検査後の、走査電子顕微鏡の
ような一般的な機器の検出限界)より小さいピン・ホー
ル密度を有する無空孔層が形成される。
【0026】同様に、高真空条件下で蒸着され保持され
、続いて230℃および270℃でアルミニウムを蒸着
されたチタン層もまた、無空孔表面を形成し、ピン・ホ
ール・レベルは3×104cm−2(20サンプル領域
の検査後の、走査電子顕微鏡の検出限界)より小さい値
に減少する。所望される基準を満たす多くの膜がピン・
ホールの大きな減少を示すが、約250℃の蒸着温度で
、非化学量論的TiNおよびチタン上で非常にピン・ホ
ール密度が増大するというようないくつかの例外が観測
されている。これらの例外の正確な理由はまだ完全には
理解されていない。一般に、ピン・ホールの密度は、約
270℃のアルミニウム蒸着温度で最も減少すると思わ
れる。
【0027】次の例は本発明を具体的に例示する。
【0028】例1。化学蒸着(CVD)システムが、ア
ルミニウム(Al)蒸着のために使用された。このCV
Dシステムは、6角形の中心ロボット・ウェハー制御容
器(WHC)を有する。6角形の各側面にはゲート・バ
ルブがあり、これを通して独立の真空容器がWHCに接
続される。このような容器のうちの3個は、それぞれ、
25個のウェハー容量を有する入出容器(IOC)、C
VD反応器およびスパッタ蒸着容器(SDC)である。 これらの容器は、SDCおよびCVD反応器を除いては
、それぞれ独立に、ターボ分子ポンプで排気される。 SDCはクライオポンプで排気され、CVD反応器はク
ライオポンプと、ルーツ・ブロワーで補助された機械ポ
ンプの組合せで排気される。
【0029】1000オングストロームの熱酸化物層を
有する半径5インチで、<100>方向のシリコン・ウ
ェハーが、IOCに入れる前に硫酸/H2O2の5:1
混合液で115℃で洗浄された。続いてIOCが排気さ
れた。IOCの全圧が3×10−4Pa以下になったと
き、IOCをWHCに接続する分離ゲート・バルブが開
かれた。WHCのロボット・アームが、ウェハーをIO
CからWHCに移動した。WHC内の圧力の、2×10
−5Paから6×10−5Paへのゆるやかな増加が生
じた。
【0030】続いて分離ゲート・バルブが閉じられ、W
HC内の圧力は急速に2×10−5Paに戻った。次に
、SDCをWHCから分離するゲート・バルブが開かれ
、ロボット・アームがウェハーをSDC内に移した。S
DCの圧力は3×10−6Paから2×10−5Paへ
増加した。続いて、ロボット・アームが戻った後にゲー
ト・バルブが閉じられ、SDC内の圧力は急速に3×1
0−6Paに戻った。
【0031】アルゴンおよび窒素ガスの混合気体(体積
比7:3)が、高純度チタン・ターゲットでのスパッタ
リングでTiN膜を形成するために使用された。アルゴ
ンおよび窒素はいずれも独立に質量流量コントローラで
制御された。これらのガスはSDCに入る前に予め混合
された。毎分30標準立方センチメートルの全流量速度
が使用された。6インチ・クライオポンプの全排気速度
で、50Paの圧力が生じた。
【0032】スパッタリングは、DCマグネトロン装置
および直径10インチのターゲットで完了した。パワー
・レベルは2キロワットであり、スパッタリング継続時
間は55秒間であった。ウェハーには、バイアス電圧や
熱は加えられなかった。厚さ900オングストロームの
TiN層が生じた。膜の色は金色で、抵抗率は70マイ
クロオーム・センチメートルであった。ラザフォード後
方散乱分析によれば、TiN膜は化学量論的であり、不
純物は検出不能であった。
【0033】スパッタ蒸着後、ガス流は停止され、SD
C内の圧力は数秒以内に10−6Paに戻った。SDC
とWHCの間のゲート・バルブが開かれ、ウェハーはロ
ボット・アームによってWHCに移され、続いて、Ti
Nのスパッタ蒸着が行われていた間WHCに対して開か
れていたCVD反応器に移された。このCVD反応器は
、25個のウェハーの容量を有するバッチ処理型の反応
器である。
【0034】ロボット・アームは、反応器のカセット位
置コントロールで調整することによって、反応器の任意
のスロット位置にウェハーを装填することが可能である
。1個のウェハーが反応器内のカセットに装填された後
、もう1個のウェハーが上記の方法で準備される。Ti
N核形成層を有する25個のウェハーがすべて準備され
、CVD反応器に装填された後、反応器はWHCから分
離される。
【0035】ウェハーは熱平衡に達するまでに20分間
反応器内に置かれ、その間反応器は精製水素でパージさ
れていた。反応器は、5ゾーン抵抗加熱要素で加熱され
たステンレス・スチール間を含んでいた。トリイソブチ
ル・アルミニウム(TIBA)が、まず蒸発装置を通過
することによって、気体の形で反応器内に導入された。 TIBAガス流は、蒸発装置に流入するTIBA液体を
制御すること、および、蒸発装置の温度によって調節さ
れた。
【0036】蒸着時間は約35分間であった。これは、
TIBAガス流の開始および停止時刻によって定義され
る。この開始および停止は、反応器と蒸発装置の間のゲ
ート・バルブによって実現された。TIBA液体流量速
度は40ml/分であり、蒸発装置は45℃に設定され
た。反応器内の圧力は、約140オングストローム/分
の成長速度となるような圧力に保持された。
【0037】厚さ約5000オングストロームのアルミ
ニウム膜が形成された。この膜は、アルミニウム鏡と比
較して60%の公称反射率を示した。この反射率は、ナ
ノスペック(Nanospec)を用いて、波長400
nmで開口数0.45の対物鏡を使用して測定された。 厚さは、CVD蒸着の前後のウェハーの重量を天秤で決
定して測定された。膜抵抗率は、4点プローブでの測定
では、バルク純アルミニウム金属の抵抗率と類似してい
た。
【0038】この膜は、走査電子顕微鏡(SEM)で検
査された。表面プロフィールおよび断面の両方が注意深
く検査された。5000倍の倍率で表面上の約200箇
所を検査した結果、ピン・ホールは検出されなかった。 断面検査に対しては、倍率は7000倍に設定され、幅
6mmのサンプルの全断面が注意深く走査された。この
条件下では空孔は検出されなかった。従って、成長され
たアルミニウム膜にはピン・ホールは存在せず(または
、1cm2当たり3×103より小さいピン・ホール密
度を有し)、空孔も存在しない(または、1cm2当た
り5×104より小さい空孔密度を有する)。
【0039】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
【0040】なお、特許請求の範囲に記載した参照番号
は発明の容易なる理解のためで、その技術的範囲を制限
するよう解釈されるべきではない。
【0041】
【発明の効果】以上述べたごとく、本発明によれば、集
積回路における浅接合への直接接点およびこれらの接点
間の相互接続が、特殊なアルミニウムCVD法を利用す
ることによって実現される。この方法では、アルミニウ
ムは、核形成層、例えば、窒化チタン層を有する基板上
にトリイソブチル・アルミニウム前駆体を利用して蒸着
される。蒸着アルミニウムの核形成を制御するこの核形
成層の適切な選択によって、適切な接点が形成され、こ
の接点ではこのような層がない場合に存在した空孔欠陥
が回避される。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  デバイスの製造方法において、この方
    法が、前記デバイスのアクティブ領域を形成するステッ
    プと、前記アクティブ領域上に誘電体を形成するステッ
    プと、前記アクティブ領域に前記ウィンドウを通して電
    気接点を形成するステップと、前記誘電体を通過するウ
    ィンドウを形成するステップと、前記誘電体上に金属パ
    ターンを形成するステップからなり、核形成層が前記誘
    電体と前記金属パターンの間に形成され、前記電気接点
    および前記金属パターンのための金属がトリイソブチル
    ・アルミニウム前駆体による化学蒸着によって蒸着され
    、このとき、前記核形成層が、アルミニウム粒子による
    被覆を形成する構成成分を有する物質からなり、前記ア
    ルミニウム粒子は、前記アルミニウムが120オングス
    トロームの平均厚さを有する前に0.15μmよりも大
    きくなり、前記核形成物質表面の少なくとも97.5%
    を被覆することを特徴とするデバイスの製造方法。
  2. 【請求項2】  前記誘電体が二酸化ケイ素からなるこ
    とを特徴とする請求項1の方法。
  3. 【請求項3】  前記核形成物質が窒化チタンからなる
    ことを特徴とする請求項2の方法。
  4. 【請求項4】  前記核形成物質が、TixNy、ただ
    し、xおよびyはそれぞれ0.45〜0.55および0
    .45〜0.55の範囲であることを特徴とする請求項
    1の方法。
  5. 【請求項5】  前記核形成物質が単体金属からなるこ
    とを特徴とする請求項1の方法。
  6. 【請求項6】  前記金属がチタンからなることを特徴
    とする請求項5の方法。
JP3159485A 1990-06-08 1991-06-04 デバイスの製造方法 Expired - Fee Related JP2566072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/534,772 US5008217A (en) 1990-06-08 1990-06-08 Process for fabricating integrated circuits having shallow junctions
US534772 1990-06-08

Publications (2)

Publication Number Publication Date
JPH04230025A true JPH04230025A (ja) 1992-08-19
JP2566072B2 JP2566072B2 (ja) 1996-12-25

Family

ID=24131473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3159485A Expired - Fee Related JP2566072B2 (ja) 1990-06-08 1991-06-04 デバイスの製造方法

Country Status (3)

Country Link
US (1) US5008217A (ja)
EP (1) EP0460874A3 (ja)
JP (1) JP2566072B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
JP2725944B2 (ja) * 1991-04-19 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 金属層堆積方法
DE69226411T2 (de) * 1991-09-30 1998-12-24 At & T Corp Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
KR100336554B1 (ko) * 1994-11-23 2002-11-23 주식회사 하이닉스반도체 반도체소자의배선층형성방법
KR100413890B1 (ko) * 1995-03-02 2004-03-19 동경 엘렉트론 주식회사 반도체장치의제조방법및제조장치
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
JP2001053023A (ja) 1999-08-11 2001-02-23 Tokyo Electron Ltd 半導体装置の製造方法及び製造装置
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
US7057794B2 (en) * 2004-05-19 2006-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micromirror for MEMS device
US20060231388A1 (en) * 2005-04-14 2006-10-19 Ravi Mullapudi Multi-station sputtering and cleaning system
US9856557B1 (en) 2016-01-22 2018-01-02 Seagate Technology Llc Fabrication of a multi-layered magnetic element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166971A (ja) * 1985-01-18 1986-07-28 Hitachi Ltd アルミニウム膜の形成方法
JPS61166970A (ja) * 1985-01-18 1986-07-28 Hitachi Ltd アルミニウム膜の形成方法
JP2658019B2 (ja) * 1986-07-03 1997-09-30 ソニー株式会社 半導体装置の製造方法
GB2195663B (en) * 1986-08-15 1990-08-22 Nippon Telegraph & Telephone Chemical vapour deposition method and apparatus therefor
JPS63234591A (ja) * 1987-03-24 1988-09-29 株式会社東芝 ケ−ス
US4745089A (en) * 1987-06-11 1988-05-17 General Electric Company Self-aligned barrier metal and oxidation mask method
EP0307272A3 (en) * 1987-09-09 1989-07-12 STMicroelectronics, Inc. Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer

Also Published As

Publication number Publication date
EP0460874A2 (en) 1991-12-11
US5008217A (en) 1991-04-16
JP2566072B2 (ja) 1996-12-25
EP0460874A3 (en) 1992-03-04

Similar Documents

Publication Publication Date Title
JP2566072B2 (ja) デバイスの製造方法
Saraswat et al. Properties of low-pressure CVD tungsten silicide for MOS VLSI interconnections
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US5406123A (en) Single crystal titanium nitride epitaxial on silicon
JPH0819516B2 (ja) 薄膜状のアルファTaを形成するための方法および構造
JP2726118B2 (ja) 堆積膜形成法
JPS63301548A (ja) 半導体装置の製造方法
Hinode et al. Whiskers grown on aluminum thin films during heat treatments
Moshfegh et al. Bias sputtered Ta modified diffusion barrier in Cu/Ta (Vb)/Si (111) structures
US20070281457A1 (en) Copper layer and a method for manufacturing said copper layer
Kim et al. Formation of a Lead Zirconate Titanate (PZT)/Pt Interfacial Layer and Structural Changes in the Pt/Ti/SiO 2/Si Substrate during the Deposition of PZT Thin Film by Electron Cyclotron Resonance Plasma-Enhanced Chemical Vapor Deposition
KR20030020986A (ko) 스퍼터링 타겟
EP0788145A2 (en) Titanium aluminide wetting layer for aluminum contacts
US20010051215A1 (en) Methods for chemical vapor deposition of titanium-silicon-nitrogen films
US20030227068A1 (en) Sputtering target
JP3315211B2 (ja) 電子部品
JP2005525694A (ja) 薄膜、薄膜を有する構造、及び薄膜を形成する方法
Chen et al. Low-temperature chemical vapor deposition of tantalum nitride from tantalum pentabromide for integrated circuitry copper metallization applications
Sugai et al. Aluminum chemical vapor deposition with new gas phase pretreatment using tetrakisdimethylamino‐titanium for ultralarge‐scale integrated‐circuit metallization
JP2882380B2 (ja) 半導体装置及びその製造方法
US6444265B1 (en) Method for producing a titanium monophosphide layer and its use
EP0033358B1 (en) Process for fabricating thin metal superconducting films of improved thermal cyclability and device
JP3676093B2 (ja) 半導体装置の障壁金属膜の製造方法及びこれを用いた半導体装置の金属配線膜の製造方法
JPH03110842A (ja) 堆積膜形成法
JP3311343B2 (ja) 浅い接合を有する集積回路の製造プロセス

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees