JPH04225286A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04225286A JPH04225286A JP2406814A JP40681490A JPH04225286A JP H04225286 A JPH04225286 A JP H04225286A JP 2406814 A JP2406814 A JP 2406814A JP 40681490 A JP40681490 A JP 40681490A JP H04225286 A JPH04225286 A JP H04225286A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- oxide superconductor
- oxide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000002887 superconductor Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052681 coesite Inorganic materials 0.000 abstract description 10
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 10
- 229910052682 stishovite Inorganic materials 0.000 abstract description 10
- 229910052905 tridymite Inorganic materials 0.000 abstract description 10
- 238000007740 vapor deposition Methods 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- -1 arsenic ions Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 42
- 239000013078 crystal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
、詳しくは情報処理用の集積回路、特にゲートに酸化物
超伝導体を用いたＭＯＳ型電界効果トランジスタ（ＭＯ
ＳＦＥＴ）を含む集積回路（ＭＯＳ−ＩＣ）を有する半
導体装置の製造方法に関する。集積回路は、その集積度
の向上とともにチップサイズが上昇し、配線の長さが長
くなってきている。そのため、ゲート当たりの信号遅延
速度は、特に長い配線を伴うゲートにおいては、配線で
の信号遅延で律速されるようになった。配線での信号遅
延は、主に配線容量と配線抵抗で決定される。
、詳しくは情報処理用の集積回路、特にゲートに酸化物
超伝導体を用いたＭＯＳ型電界効果トランジスタ（ＭＯ
ＳＦＥＴ）を含む集積回路（ＭＯＳ−ＩＣ）を有する半
導体装置の製造方法に関する。集積回路は、その集積度
の向上とともにチップサイズが上昇し、配線の長さが長
くなってきている。そのため、ゲート当たりの信号遅延
速度は、特に長い配線を伴うゲートにおいては、配線で
の信号遅延で律速されるようになった。配線での信号遅
延は、主に配線容量と配線抵抗で決定される。
【０００２】そこで、近年発見された、液体窒素程度の
比較的高温で超伝導となる酸化物超伝導体を集積回路の
配線に用いようという期待が高まっている。この場合、
多結晶シリコンからなるゲートを持つ従来からのＭＯＳ
ＦＥＴを用いたのでは、ゲート部分での信号遅延が問題
となるので、ＭＯＳＦＥＴのゲート材料自体として酸化
物高温超伝導体を用いることが望ましい。
比較的高温で超伝導となる酸化物超伝導体を集積回路の
配線に用いようという期待が高まっている。この場合、
多結晶シリコンからなるゲートを持つ従来からのＭＯＳ
ＦＥＴを用いたのでは、ゲート部分での信号遅延が問題
となるので、ＭＯＳＦＥＴのゲート材料自体として酸化
物高温超伝導体を用いることが望ましい。
【０００３】
【従来の技術】従来のＭＯＳＦＥＴでは、半導体基板の
上に作られた酸化膜の上にゲート電極が形成される。一
方、酸化物超伝導体薄膜は、スパッタ、蒸着、ＣＶＤ、
ＭＢＥ等により形成されているが、高い臨界温度（ＴＣ
）を持つ膜とするためには、特定の下地結晶上にエピ
タキシャル成長させる必要がある。その意味で使用可能
な下地材料は、ＭｇＯ、ＳｒＴｉＯ３、ＹＳＺ、Ｓｉ等
の結晶に限られる。
上に作られた酸化膜の上にゲート電極が形成される。一
方、酸化物超伝導体薄膜は、スパッタ、蒸着、ＣＶＤ、
ＭＢＥ等により形成されているが、高い臨界温度（ＴＣ
）を持つ膜とするためには、特定の下地結晶上にエピ
タキシャル成長させる必要がある。その意味で使用可能
な下地材料は、ＭｇＯ、ＳｒＴｉＯ３、ＹＳＺ、Ｓｉ等
の結晶に限られる。
【０００４】しかるに、集積回路では基板酸化膜上に配
線が設けられるが、基板酸化膜はアモルファス状態であ
り、酸化物超伝導体をエピタキシャル成長させる下地と
しては不適当である。すなわち、従来のようにシリコン
の熱酸化膜を形成し、その上に高い臨界温度を持つ酸化
物超伝導体のゲートを形成することは極めて困難であり
、実用プロセスとして用いることが事実上できないとい
う問題があった。
線が設けられるが、基板酸化膜はアモルファス状態であ
り、酸化物超伝導体をエピタキシャル成長させる下地と
しては不適当である。すなわち、従来のようにシリコン
の熱酸化膜を形成し、その上に高い臨界温度を持つ酸化
物超伝導体のゲートを形成することは極めて困難であり
、実用プロセスとして用いることが事実上できないとい
う問題があった。
【０００５】
【発明が解決しようとする課題】本発明は、上記従来の
困難を解消し、ゲートに酸化物超伝導体を用いたＭＯＳ
ＦＥＴを容易に作製することができる半導体装置の製造
方法を提供することを目的とする。
困難を解消し、ゲートに酸化物超伝導体を用いたＭＯＳ
ＦＥＴを容易に作製することができる半導体装置の製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、酸化雰囲気中
で半導体基板上に酸化物超伝導体をエピタキシャル成長
する工程を有し、該工程は、成長する該酸化物超伝導体
と該半導体基板との界面に該半導体の酸化膜が形成され
るように行うことを特徴とする。
めに、本発明の半導体装置の製造方法は、酸化雰囲気中
で半導体基板上に酸化物超伝導体をエピタキシャル成長
する工程を有し、該工程は、成長する該酸化物超伝導体
と該半導体基板との界面に該半導体の酸化膜が形成され
るように行うことを特徴とする。
【０００７】上記酸化膜を、電界効果トランジスタのゲ
ート酸化膜とすることができる。本発明においては、酸
化物超伝導体のエピタキシャル成長後に、酸化雰囲気中
での酸化処理を更に行うことにより、酸化物超伝導体と
該基板との界面の基板半導体酸化膜の厚さを増加させる
ことができる。
ート酸化膜とすることができる。本発明においては、酸
化物超伝導体のエピタキシャル成長後に、酸化雰囲気中
での酸化処理を更に行うことにより、酸化物超伝導体と
該基板との界面の基板半導体酸化膜の厚さを増加させる
ことができる。
【０００８】
【作用】本発明においては、従来のように一度基板酸化
膜を形成した後その上に酸化物超伝導体を形成するので
はなく、基板上に酸化物超伝導体をエピタキシャル成長
させる過程において基板半導体の酸化膜をも形成する。 本発明者は、酸化雰囲気中で半導体基板上に酸化物超伝
導体をエピタキシャル成長させる際に、そのエピタキシ
ャル成長条件により、成長した酸化物超伝導体と基板と
の間に基板の酸化層が形成されることを見出し、この事
実に基づいて本発明を完成した。酸化物超伝導体のエピ
タキシャル成長が酸化雰囲気で進行するため、基板半導
体表面が酸化されてゲート絶縁物としての半導体基板酸
化膜が形成される。
膜を形成した後その上に酸化物超伝導体を形成するので
はなく、基板上に酸化物超伝導体をエピタキシャル成長
させる過程において基板半導体の酸化膜をも形成する。 本発明者は、酸化雰囲気中で半導体基板上に酸化物超伝
導体をエピタキシャル成長させる際に、そのエピタキシ
ャル成長条件により、成長した酸化物超伝導体と基板と
の間に基板の酸化層が形成されることを見出し、この事
実に基づいて本発明を完成した。酸化物超伝導体のエピ
タキシャル成長が酸化雰囲気で進行するため、基板半導
体表面が酸化されてゲート絶縁物としての半導体基板酸
化膜が形成される。
【０００９】既に説明したように、一度基板上に形成し
たアモルファス熱酸化膜上に酸化物超伝導体を基板に対
してエピタキシャルな関係で成長させることは実際上極
めて困難である。本発明における基板酸化膜形成機構の
詳細は明らかでないが、基板酸化膜の形成時期は、（１
）酸化物超伝導体のエピタキシャル成長と同時進行する
場合や（２）エピタキシャル成長がある程度進行した後
に開始する場合だけでなく、（３）エピタキシャル成長
にある程度先行する場合も考えられる。すなわち、下地
結晶上でのエピタキシャル成長は、下地表面に薄いアモ
ルファス層が存在しても可能な場合があることが知られ
ており（例えば、シリコン結晶上のＧａＡｓやサファイ
ア結晶上のシリコンのエピタキシャル成長等）、基板酸
化膜の形成が酸化物超伝導体のエピタキシャル成長に先
行して開始しても、その上のエピタキシャル成長を妨げ
ない厚さであれば上記（３）の場合もあり得る。
たアモルファス熱酸化膜上に酸化物超伝導体を基板に対
してエピタキシャルな関係で成長させることは実際上極
めて困難である。本発明における基板酸化膜形成機構の
詳細は明らかでないが、基板酸化膜の形成時期は、（１
）酸化物超伝導体のエピタキシャル成長と同時進行する
場合や（２）エピタキシャル成長がある程度進行した後
に開始する場合だけでなく、（３）エピタキシャル成長
にある程度先行する場合も考えられる。すなわち、下地
結晶上でのエピタキシャル成長は、下地表面に薄いアモ
ルファス層が存在しても可能な場合があることが知られ
ており（例えば、シリコン結晶上のＧａＡｓやサファイ
ア結晶上のシリコンのエピタキシャル成長等）、基板酸
化膜の形成が酸化物超伝導体のエピタキシャル成長に先
行して開始しても、その上のエピタキシャル成長を妨げ
ない厚さであれば上記（３）の場合もあり得る。
【００１０】
（１００）Ｓｉ基板１に、通常のＬＯＣＯＳ構造の素子
間分離を施した。図中の２は、これにより形成されたＳ
ｉＯ２ である。 〔手順ｂ〕 この基板１上に、酸素プラズマ中で、蒸着法によりＹ、
Ｂａ、Ｃｕを同時付着させた。蒸着は、基板温度５２０
℃、真空度１×１０−２Ｐａで行った。これにより、厚
さ０．３μｍ（３０００Å）のＹＢａ２ Ｃｕ３Ｏ７−
ｘ 膜３および３Ａが形成された。成長速度は約０．２
μｍ／ｈであった。酸化膜２が形成されていない基板領
域の膜３は、基板１に対してエピタキシャル成長した結
晶質膜であり、ｃ軸配向を示し、転移温度（Ｔｃ）＝６
３Ｋの酸化物超伝導体膜であった。一方、酸化膜２上に
形成された膜３ＡはＹ２ Ｏ３ 、ＢａＯ、ＣｕＯ等の
混在したアモルファス膜であった。
間分離を施した。図中の２は、これにより形成されたＳ
ｉＯ２ である。 〔手順ｂ〕 この基板１上に、酸素プラズマ中で、蒸着法によりＹ、
Ｂａ、Ｃｕを同時付着させた。蒸着は、基板温度５２０
℃、真空度１×１０−２Ｐａで行った。これにより、厚
さ０．３μｍ（３０００Å）のＹＢａ２ Ｃｕ３Ｏ７−
ｘ 膜３および３Ａが形成された。成長速度は約０．２
μｍ／ｈであった。酸化膜２が形成されていない基板領
域の膜３は、基板１に対してエピタキシャル成長した結
晶質膜であり、ｃ軸配向を示し、転移温度（Ｔｃ）＝６
３Ｋの酸化物超伝導体膜であった。一方、酸化膜２上に
形成された膜３ＡはＹ２ Ｏ３ 、ＢａＯ、ＣｕＯ等の
混在したアモルファス膜であった。
【００１１】上記エピタキシャル成長中に、酸化物超伝
導体膜３と基板１との間に厚さ１００ÅのＳｉＯ２ 膜
４が形成された。 〔手順ｃ〕 次に、感想酸素中、８５０℃のアニールを行い、酸化物
超伝導体膜３の結晶性を向上させると共に、ＳｉＯ２
膜４を追加酸化して膜厚を２５０Åに増加させた。 〔手順ｄ〕 次に、Ａｒプラズマ・エッチでパターニングを行い、酸
化物超伝導体膜３とその下のＳｉＯ２ 膜４とから成る
ゲート電極を形成した。その後、このゲート電極をマス
クとして、その両側の基板領域５に砒素を３×１０１５
ｃｍ−２、１００ｋｅＶでイオン注入した。 〔手順ｅ〕 この上に、基板温度４５０℃でＣＶＤ法によりＳｉＯ２
膜６（厚さ３０００Å）を堆積させた後、コンタクト
・ホール７の窓開けを行い、Ａｌ膜８（厚さ７０００Å
）を蒸着し、パターニングした。更にこの上から、カバ
ー膜としてのＰＳＧ膜９（厚さ５０００Å）を基板温度
４５０℃で堆積させた。
導体膜３と基板１との間に厚さ１００ÅのＳｉＯ２ 膜
４が形成された。 〔手順ｃ〕 次に、感想酸素中、８５０℃のアニールを行い、酸化物
超伝導体膜３の結晶性を向上させると共に、ＳｉＯ２
膜４を追加酸化して膜厚を２５０Åに増加させた。 〔手順ｄ〕 次に、Ａｒプラズマ・エッチでパターニングを行い、酸
化物超伝導体膜３とその下のＳｉＯ２ 膜４とから成る
ゲート電極を形成した。その後、このゲート電極をマス
クとして、その両側の基板領域５に砒素を３×１０１５
ｃｍ−２、１００ｋｅＶでイオン注入した。 〔手順ｅ〕 この上に、基板温度４５０℃でＣＶＤ法によりＳｉＯ２
膜６（厚さ３０００Å）を堆積させた後、コンタクト
・ホール７の窓開けを行い、Ａｌ膜８（厚さ７０００Å
）を蒸着し、パターニングした。更にこの上から、カバ
ー膜としてのＰＳＧ膜９（厚さ５０００Å）を基板温度
４５０℃で堆積させた。
【００１２】以上の手順により、酸化物超伝導体３のゲ
ート電極を備えたＭＯＳＦＥＴを作製することができた
。
ート電極を備えたＭＯＳＦＥＴを作製することができた
。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
ゲートに酸化物超伝導体を用いたＭＯＳＦＥＴを容易に
作製することができる。
ゲートに酸化物超伝導体を用いたＭＯＳＦＥＴを容易に
作製することができる。
【図１】本発明に従って酸化物超伝導体のゲートを備え
たＭＯＳＦＥＴを作製する手順の一例を示す断面図であ
る。
たＭＯＳＦＥＴを作製する手順の一例を示す断面図であ
る。
１…（１００）Ｓｉ基板
２…ＬＯＣＯＳによるＳｉＯ２ 膜
３…ＹＢａ２ Ｃｕ３ Ｏ７−ｘ の酸化物超伝導体膜
３Ａ…Ｙ２ Ｏ３ 、ＢａＯ、ＣｕＯ等の混在したアモ
ルファス膜 ４…膜３のエピタキシャル成長中に形成した、酸化物超
伝導体膜３／基板１界面 のＳｉＯ２ 膜 ５…Ａｓイオン注入領域 ６…ＣＶＤにより形成したＳｉＯ２ 膜７…コンタクト
・ホール ８…Ａｌ膜 ９…ＰＳＧ膜
３Ａ…Ｙ２ Ｏ３ 、ＢａＯ、ＣｕＯ等の混在したアモ
ルファス膜 ４…膜３のエピタキシャル成長中に形成した、酸化物超
伝導体膜３／基板１界面 のＳｉＯ２ 膜 ５…Ａｓイオン注入領域 ６…ＣＶＤにより形成したＳｉＯ２ 膜７…コンタクト
・ホール ８…Ａｌ膜 ９…ＰＳＧ膜
Claims (3)
- 【請求項１】酸化雰囲気中で半導体基板上に酸化物超伝
導体をエピタキシャル成長する工程を有し、該工程は、
成長する該酸化物超伝導体と該半導体基板との界面に該
半導体の酸化膜が形成されるように行うことを特徴とす
る半導体装置の製造方法。 - 【請求項２】前記酸化膜は、電界効果トランジスタのゲ
ート酸化膜であることを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】該酸化物超伝導体のエピタキシャル成長後
に、酸化雰囲気中での酸化処理を更に行うことにより、
該酸化物超伝導体と該基板との界面の該基板半導体酸化
膜の厚さを増加させることを特徴とする請求項１記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2406814A JPH04225286A (ja) | 1990-12-26 | 1990-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2406814A JPH04225286A (ja) | 1990-12-26 | 1990-12-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04225286A true JPH04225286A (ja) | 1992-08-14 |
Family
ID=18516439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2406814A Withdrawn JPH04225286A (ja) | 1990-12-26 | 1990-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04225286A (ja) |
-
1990
- 1990-12-26 JP JP2406814A patent/JPH04225286A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5556463A (en) | Crystallographically oriented growth of silicon over a glassy substrate | |
| JP2002100767A (ja) | 半導体素子 | |
| JPS63115371A (ja) | 絶縁基板上のシリコン島状領域の上に２酸化シリコン層を形成する方法 | |
| JPH05251777A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP3096050B2 (ja) | 半導体装置の製造方法 | |
| JPH04225286A (ja) | 半導体装置の製造方法 | |
| US5663081A (en) | Method for making a high-temperature superconducting field-effect transistor with thick superconducting channel layer | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JP2002270828A (ja) | 半導体装置及びその製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP2004514288A (ja) | 高誘電率材料を含む半導体構造体 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2614942B2 (ja) | 超伝導集積回路素子の製造方法 | |
| JPS62202559A (ja) | 半導体装置及びその製造方法 | |
| JPH0561783B2 (ja) | ||
| JPH0284716A (ja) | 半導体素子とその製造方法 | |
| JPH0577311B2 (ja) | ||
| KR100434287B1 (ko) | 초전도 조셉슨 접합 소자 제조 방법 | |
| JPH0577315B2 (ja) | ||
| JPS59194445A (ja) | 半導体装置の製造方法 | |
| JP2503626B2 (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH0411734A (ja) | 半導体装置とその製造方法 | |
| JPS63262874A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| KR930017214A (ko) | 반도체장치 및 그 제조방법 | |
| JPS63304616A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |