JPH042171A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は改良きれたツェナーダイオードを内蔵する半導
体集積回路に関する。

（ロ）従来の技術 従来のツェナーダイオードを第３図乃至第６図を参照し
て説明する。

第３図及び第４図に示すツェナーダイオードは、Ｐ型半
導体基板（１）上に形成したＮ型エピタキシ〜ル層（２
）をＰ＋型分離領域（３）により島状に分離してアイラ
ンド（４）を形成し、アイランド（４）の表面にＰ３型
アノード領域（５）と、Ｎ＋型カソード領域（６）とを
二重拡散し、各領域（５）（６）にアノード電極（７）
とカソード電極（８）を付着していた。（９）はＮ＋型
埋め込み層である。

斯る構造の他に、例えば特開昭６２−２１２７８号公報
に記載されたものがある。この構造を第５図及び第６図
に示す。即ち、Ｐ型半導体基板（１）上に形成したＮ型
エピタキシャル層（２）をＰ１型分離領域（３〉により
島状に分離してアイランド（４）を形成し、アイランド
（４）の表面にＰ＋型アノード領域（５）とＮ＋型カソ
ード領域（６）とを離間して設け、カソード領域（６〉
から突出する舌片（１０）とアノード領域（５〉とを重
畳させて形成している。なおアノード領域（５〉とカソ
ード領域（６）には夫々アノード電極（７）とカソード
電極（８）を設け、アイランド（４）の底面にはＮ＋型
埋め込み層（９）を設けている。

（ハ）発明が解決しようとする課題 しかしながら、半導体集積回路の微細化、高周波化が進
み、接合が浅くなると、先の従来例ではカソード電極（
８）のアロイスパイクによってアノード・カソード間短
絡の危惧が生じる他、前記アロイスパイクによってリー
ク１ｊｔＫＥが増大する欠点があった。

また、後の従来例ではアノード領域（５）とカソード領
域（６）のマスクずれにより、ツェナー接合を形成する
ＰＮ接合の周囲長が変化する為、これがツェナー特性を
ばらつかせる欠点があった。

しかも大きな電流容量を得ることが困難である。

（二〉課題を解決するための手段 本発明は上記従来の欠点に鑑み成されたもので、Ｐ＋型
アノード領域（１６）とアイランド（１４）が形成する
ＰＮ接合を覆うようにしてリング状のＮ１型カソード領
域（１７）を重畳し、リング状カソード領域（１７）に
囲まれたアノード領域（１６）の表面にアノード電極（
１８）を、カソード領域（１７）のアノード領域（１６
）とは重ならない位置にカソード電極（２１）を形成す
ることにより上記従来の欠点を全て解消せんとするもの
である。

（ネ）作用 本発明の構成によれば、ツェナー降伏の主体となるエピ
タキシャル層（１２）表面付近のＰＮ接合（２２ａ）が
アノード領域（１６）の内側表面に全て形成されるので
、多少のマスクずれが生じても前記ＰＮ接合（２２ａ）
の長さが変化しない。また、接合面積も部分的に増大す
る部分と減少する部分とが相殺されるので変化しない。

つまり、ＰＮ接合面積、長さ共にマスクずれの影響が無
いのである。

また、前記ＰＮ接合（２２ａ）がアノード領域（１６）
の表面にリング状に形成されるので、第３図及び第４図
と同等かそれ以上のＰＮ接合長が得られる他、カソード
電極（２１）はアノード領域（１６）と重ならない位置
に配置するので、アロイスパイクによるリーク、短絡の
危惧が無い。

（へ）実施例 以下に本発明の一実施例を第１図及び第２図を参照しな
がら詳細に説明する。第１図は平面図、第２図は第１図
のＡＡ線断面図である。

同図において、（１１）はＰ型シリコン単結晶基板、（
１２）は基板（１１）表面に気相成長法によって積層形
成したＮ−型のエピタキシャル層、（１３）はエピタキ
シャル層（１２）を貫通してエピタキシャル層（１２）
を島状のアイランド（１４）に接合分離するＰ＋型分離
領域、（１５）はアイランド（１４〉の底面に埋め込ま
れたＮ９型埋め込み層である。

アイランド（１４）の表面にはＰ＋型のアノード領域（
１６）が選択拡散によって形成され、このアノード領域
（１６）に重畳してリング形状のＮ＋型カソード領域（
１７）が同じく選択拡散により形成される。

リング状カソード領域（１７）は、アノード領域（１６
）とアイランド（１４）との境界のＰＮ接合を覆うよう
にアノード領域（１６）と重畳し、且つ前記境界のＰＮ
接合の全周にわたりアノード領域（１６）とアイランド
（１４）の両方に跨がるように形成される。アノード電
極（１８〉はリング状カソード領域（１７）で囲まれた
アノード領域（１６）の表面に酸化膜（１９）を開口し
たコンタクトホール（２０）を介してオーミックコンタ
クトする。カソード電極（２１）は、アノード領域（１
６）の外側に拡張詐れたカソード領域（１７）に、アノ
ード領域（１６）とは重ならない位置に設けられたコン
タクトホール（２０）を介してオーミックコンタクトす
る。

リング状カソード領域（１７）がアノード領域（１６）
の周辺部分で重畳した結果、ツェナー接合はアノード領
域（１６）とカソード領域（１７）とが形成する第１図
斜線部分のＰＮ接合で形成される、このツェナー接合面
（２２）は、アノード領域（１６）の周端面（２３）が
カソード領域（１７）の底面に接し、リング状カソード
領域（１７〉の内側周端面（２４〉が全てアノード領域
（１６）内に形成きれるので、両者のマスクずれにより
位置ずれが生じても、接合の長さ、面積共に変化を受け
ない。先ずツェナー降伏の主体となるエピタキシャル層
（１２〉表面付近のツェナー接合面（２２ａ）の長さで
定義される接合長は、前記表面付近のツェナー接合面（
２２ａ）が全てアノード領域（１６）の内側に形成され
るので、リング状カッ−Ｆ領域（１７）がアノード領域
（１６）とのオーバーラツプ分を超えない限り位置ずれ
による変化が無いことは明白である。一方接合面積に関
しては、位置ずれによって部分的に増大する部分と減少
する部分とが生じ、これらが相殺される為に総和面積の
変化が無い。

尚、カソード領域（１７）は、−船釣なＮＰＮトランジ
スタのエミッタ拡散により形成する。アノード領域（１
６）はツェナー特性の点から前記ＮＰＮ　トランジスタ
のベースとは別のこれより不純物濃度が高い拡散領域と
する。Ｐ＋型分離領域（１３〉の−部又は全部と共通と
しても良い。

斯る本願発明の構成によれば、マスクずれによるアノー
ド領域（１６）とカソード領域（１７）の位置ずれが生
じてもツェナー接合面（２２）の接合長、接合面積共に
変化を受けないので、ばらつきの無い安定したツェナー
特性を得ることができる。

また、ツェナー降伏の主体となる表面付近のツェナー接
合面（２２ａ　）がアノード領域（１６）の内側にリン
グ状に形成されるので、第３図従来のものと同じかそれ
以上の電流容量を得ることができる。しかも、カソード
領域（１７）はアノード領域（１６）より浅い拡散領域
であるので、素子と分離領域（１３）との離間距離は第
３図又は第５図従来例のものより少なくて済み、アイラ
ンド（１４）のサイズを縮少できる。

さらに、カソード電極（２１）はアノード領域（１６）
と重ならない位置に配置できるので、接合深さが浅くて
もアロイスパイクによるリーク、又はアノード・カソー
ド間短絡の危惧が無く、微細加工に寄与できる。

（ト）発明の効果 以上に説明した通り、本発明によれば、マスクずれによ
ってもツェナー接合（２２）の長さ、面積共に変動を受
けないので、プロセスのばらつきに対して安定したツェ
ナー特性が得られる利点を有する。また、ツェナー接合
（２２）がアノード領域（１６）表面にリング状に形成
されるので、大きな電流容量が得られる他、カソード電
極（２１）がアノード領域（１６）と重ならない位置に
配置できるので、アロイスパイクによるリーク、短絡等
の危惧が無く、従って微細化にも対応できるという利点
を有する。さらに、拡散深さが浅いカソード領域（１７
）がアノード領域（１６）の周囲を囲むので、横拡散が
少い分、分離領域（１３）との距離を縮めることができ
る。従ってアイランド（１４）サイズを縮少できる。

【図面の簡単な説明】

第１図と第２図は本発明を説明する為の平面図とＡＡ線
断面図、第３図と第４図は従来例を説明する為の平面図
とＢＢ線断面図、第５図と第６図は第２の従来例を説明
する為の平面図とＣＣ線断面図である。

Claims (3)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層を一導電型の分離領域で電気的に分離した
   アイランドと、 一つのアイランドの表面に形成した一導電型のアノード
   領域と、 前記アノード領域の表面に前記アノード領域が前記アイ
   ランドと形成するＰＮ接合を跨ぐようにして前記アノー
   ド領域と重畳するリング形状の逆導電型カソード領域と
   、 前記リング状カソード領域に囲まれたアノード領域の表
   面にコンタクトするアノード電極と、前記カソード領域
   の前記アノード領域とは重ならない位置で前記カソード
   領域とコンタクトするカソード電極とを具備することを
   特徴とする半導体集積回路。
2. （２）前記カソード領域はエミッタ拡散によるものであ
   ることを特徴とする請求項第１項に記載の半導体集積回
   路。
3. （３）前記カソード電極はアルミニウムから成ることを
   特徴とする請求項第１項に記載の半導体集積回路。