JPH04208556A - 半導体装置パッケージ - Google Patents

半導体装置パッケージ

Info

Publication number
JPH04208556A
JPH04208556A JP34062390A JP34062390A JPH04208556A JP H04208556 A JPH04208556 A JP H04208556A JP 34062390 A JP34062390 A JP 34062390A JP 34062390 A JP34062390 A JP 34062390A JP H04208556 A JPH04208556 A JP H04208556A
Authority
JP
Japan
Prior art keywords
semiconductor chip
upper sealing
sealing member
base member
stem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34062390A
Other languages
English (en)
Inventor
Akihiro Mase
真勢 晃弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP34062390A priority Critical patent/JPH04208556A/ja
Publication of JPH04208556A publication Critical patent/JPH04208556A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体パッケージに係わり、特に基台部材と
、前記基台部材に接合される上部密閉用部材とを有し、
前記基台部材と上部密閉用部材との間に所望の空間を保
ち、前記空間内に半導体チップを収容する半導体装置パ
ッケージに関する。
(従来の技術) 従来のP G A (P in  G rid A r
ray)型半導体装置パッケージの断面図を第6図に示
す。
同図に示すように、半導体チップ100かセラミック本
体102上にマウント材104により固着されている。
本体102には所定配線パターン106が形成されてい
る。この配線パターン106の一端はチップ100上の
図示せぬボンディング用電極にボンディングワイヤ10
8を介して電気的に接続されている。一方、他端はピア
ホール110を介して本体102のリード接続用電極1
12として露出されている。この露出部分には銀ペース
ト114等の導電性のろう材によりリードピン116が
電気的に固着接続されている。尚、図中118はチップ
100をセラミック本体102内部に収容した後、気密
封止を達成するだめのシェル(ふた)である。
第7図は他の従来のPGA型パッケージの断面図である
同図に示すように、半導体チップ100が金属製ステム
202上にマウント材204により固着されている。ス
テム202上には所定配線パターン20Bか形成された
プリント基板208か固着されている。
プリント基板208にはこれを貫通するスルーポール2
10が形成されている。又、このスルーホール210は
ステム202に形成されたリードピン装着孔212に対
応して設けられている。リードビン11Bは装着孔21
2〜スルーホール210と介して挿入されることにより
配線パターン206と電気的に接続される。又、配線パ
ターン20B側のリードピン116の端部は半田214
等のろう材によってろう付けされている。さらに装着孔
210内にはガラス樹脂216等が充填されてリードピ
ン116がプリント基板208及びステム202に固着
され、パッケージ完成後、気密封止できる構造にされる
。配線パターン206の一端はチップ100上の図示せ
ぬボンディング用電極にボンディングワイヤ108を介
して電気的に接続されている。金属製キャップ218は
チップ100及びプリント基板208が内包されるよう
に被せられ、ステム202に接合されている。
これらのようなPGA型パッケージであると、どちらも
半導体チップ100を気密封止てきるという点で一致す
る。
しかし、前者のパッケージではパッケージ本体材料にセ
ラミックが用いられているために放熱性が良くない。こ
のために高消費電力のチップ等を搭載した場合には、こ
のチップの発熱によりチップの信頼性が低下してしまう
。又、セラミックは加工が難しく、その上高価である。
一方、後者のパッケージではパッケージの本体(ステム
及びキャップ)に金属が用いられており、放熱性や加工
性の点ではセラミックより優れ、又、安価である。しか
し、発熱体であるチップがステム上に固着されているた
めに、チップがらパッケージ本体の主要な放熱面である
キャップ上面までの熱伝導距離が長く、その放熱特性に
は依然として改善の余地がある。
(発明が解決しようとする課題) 以上のように、従来の半導体装置パッケージでは、チッ
プから発せられる熱の放熱する放熱特性が良くないとい
った問題があった。
この発明は上記のような点に鑑み為されたもので、その
目的は、放熱特性が良好であり、加工性にも優れ、しか
も安価である半導体装置パッケージを提供することにあ
る。
[発明の構成] (課題を解決するための手段) この発明の第1の態様による半導体装置パッケージは、
電極端子を取着可能な基台部材と、前記基台部材に接合
される上部密閉用部材とを有し、前記基台部材と上部密
閉用部材との間に所望の空間を保ち、前記空間内に半導
体チップを収容する半導体装置パッケージにおいて、 前記上部密閉用部材は金属性であり、前記半導体チップ
はこの上部密閉用部材に固着されることを特徴とする。
又、第2の態様による半導体装置パッケージは、電極端
子を取着可能な基台部材と、前記基台部材に接合される
上部密閉用部材とを有し、前記基台部材と上部密閉用部
材との間に所望の空間を保ち、前記空間内に半導体チッ
プを収容する半導体装置パッケージにおいて、 前記上部密閉用部材は金属性であり、この上部密閉用部
材に固着された前記半導体チップと、前記基台部材に絶
縁性接着部材を介して固着され、前記基台部材側に配線
パターンを有する配線基板と、前記配線パターンに一端
を接続し、前記基台部材を貫通して他端を外部に露出す
る電極端子と、前記半導体チップに対応し、かつ前記配
線パターンの一部が露出されるように前記基台部材に設
けられた開孔部と、前記露出した部分における所望の配
線パターンと前記半導体チップの所望のボンディング用
電極とを電気的に接続するボンディングワイヤと、前記
開孔部に対応し、蓋をするように設けられた下部密閉用
部材と、を具備することを特徴とする。
又、上記第1、第2の態様において、前記上部密閉用部
材の外表面に凹凸がつけられていること、及び前記上部
密閉用部材及び前記基台部材の外表面に絶縁処理か施さ
れていることを巷曇÷半iを特徴とする。
(作 用) 上記第1、第2の態様による半導体装置パッケージにあ
っては、半導体チップが金属製上部密閉用部材に固着さ
れており、チップから主要な放熱面である上部密閉用部
材の上面までの距離が短くなり、放熱特性に優れた構成
になる。
又、上部密閉用部材の外表面に凹凸がつけられ。
でいることにより、その表面積を大きくてき、放熱特性
をより良好とできる。
又、上部密閉用部材及び基台部材の外表面に絶縁処理が
施されることにより、上部密閉用部材及び基台部材が金
属により構成されていても、絶縁体パッケージと同じよ
うに使用することかできる。
(実施例) 以下、図面を参照してこの発明を一実施例により説明す
る。
第1図はこの発明の実施例に係わるPGA型の半導体装
置パッケージの断面図である。
同図に示すように、半導体チップ10が金属製キャップ
12上の凹状に窪んだ部分に低応力マウント材14によ
って固着されている。このキャップ12は金属製ステム
16に凹部によって空間を生しるように、例えば溶接に
よって接合されている。ステム16上には絶縁性ペース
ト18によってプリント基板20が固着されている。尚
、プリント基板2o上に設けられた所定配線パターン2
2は、固着面側に向くように配置される。プリント基板
20にはこれを貫通するスルーホール24が形成されて
いる。スルーホール24はステム16に形成されたリー
ドビン装着孔2Gに対応するように設けられる。リード
ビン28は装着孔26〜スルーホール24と介して挿入
されることにより配線パターン22と電気的に接続され
る。
リードビン28のプリント基板20側の端部は半田30
等のろう材によってろう付けされ、さらに装着孔26内
にガラス樹脂32等が充填されてプリント基板20及び
ステム16に固着され、パッケージ完成後、気密封止で
きる構造にされる。ステム16には半導体チップ10の
位置に対応した開孔部34が設けられており、開孔部3
4内側には配線パターン22の一部が露出される。この
露出した配線パターン22は、例えばボンディングワイ
ヤ36により半導体チップlOの図示せぬポンディング
パッドに電気的に接続される。開孔部34上にはシェル
38が、例えば溶接により接合され、キャップ12とス
テム16との間に生じた空間が密閉される。これにより
該パッケージはチップlOを気密封止できる。又、パッ
ケージ表面は腐食を防止するためやチップ10の裏面電
位の電気的絶縁のため、キャップ12側表面が絶縁性塗
料40により、一方、ステム16側表面が絶縁性シート
42により被覆される。
上記半導体装置パッケージの製造方法には、様々な例が
考えられるが、その−例を次に説明する。
先ず、ステム16の装着孔26にリードピン28を挿入
し、次いで、ガラス樹脂32等を装着孔26内に充填し
て両者を固着させる。又、その一方で、プリント基板2
0に所定の配線パターン22を形成し、次いで、プリン
ト基板20の所望の箇所にスルーホール24を形成する
次いで、ステム16に装着されたリードピン28をプリ
ント基板20のスルーホール24に対応させ、リードピ
ン28をスルーホール24に挿入し、次いて、プリント
基板20をステム16に絶縁性ペースト18によって固
着する。
次いで、リードピン28をプリント基板20に半田30
によって固着する。
次いで、キャップ12をステム16に溶接技術によって
接合する。
次いで、ステム16の開孔部34から半導体チップ10
を空間内に挿入し、半導体チップ10をキャップ12に
低応力マウント材14によって固着する。
次いで、開孔部34内に露出した部分における所望の配
線パターン22と、半導体チップ10の図示せぬ所望の
ポンディングパッドとをワイヤボンディングし、ボンデ
ィングワイヤ36によって電気的に接続する。
次いて、シェル38をステム16に溶接技術によって接
合する。
次いで、パッケージ表面を所望の被覆材、例えば絶縁性
塗料40、絶縁性シート42等でコーティングする。
次いて、リードピン24の表面を、例えば半田等でコー
ティングする。これは製品化後、リードピン24と、回
路基板とを半田等によって固着する際、固着状態を良好
とすべく行なわれる処理である。
次いで、パッケージに対し、製品を認識するための製品
名等のマーキングを行なう。
以上のような方法により、上述したような半導体装置パ
ッケージが形成される、 上記構成の半導体装置パッケージによれば、半導体チッ
プ10か金属製キャップ12に固着され、所謂キャビテ
ィダウンの構成にてパッケージ内に収容される。これに
より、チップ10から主要な放熱面であるキャップ12
の上面までの距離を短くでき、放熱特性に優れた構成と
てきる。さらに、従来と同じ形状の金属製キャップ12
をそのまま用いることもでき、この発明のパッケージを
製造するために高価なキャップ製造装置等の設備を新た
に備える必要はなく、安価に供給し得るものである。
従来の製品にも、例えば第6図に示すパッケージのよう
に半導体チップの収容方法をキャビティダウンにしたも
のがある。
この種のパッケージは、セラミック本体を本体形成用の
型を用いて成型するため、半導体チップを固着する箇所
の大きさが予め決まっている。例えばチップ面積が小さ
い半導体チップを固着しようとすると、本体に形成され
ている配線パターンと半導体チップとの距離が長くなっ
てしまうこともある。この場合、ワイヤボンディングに
おける許容ボンディング長を越える場合もあり、ボンデ
ィングが不可能になることもある。従って、面積の小さ
い半導体チップを搭載する時には、そのチップに適合し
たセラミック本体を成型する必要が生じ、コストの増大
を招く。
その点、この発明によれば、面積か小さい半導体チップ
を搭載する場合、プリント基板20の開孔部をワイヤボ
ンディングか可能になる距離まで狭めたプリント基板2
0と取り替えるたけて済む。これにより、同しキャップ
12及び同しステム16で、面積の小さいものから面積
の大きいものまで様々な大きさ、及び形状の半導体チッ
プを搭載することかできる。そして、様々な用途の半導
体装置に臨機応変に対応できる。
この発明では、金属、例えば鉄(Fe)等にてキャップ
12やステム16が形成されるので、セラミック等に比
較して加工性に冨み、安価であることは勿論である。
尚、キャップ12に半導体チップ10を固着するための
低応力ベースト14は、キャップ12、及びステム16
が絶縁性塗料40、及び絶縁性シート42等で絶縁され
ていることもあって絶縁性、導電性のどちらでも使用が
可能である。実施例に係わるバッケ−ジでは、特に高消
費電力の半導体チップを搭載するため、低応力ベースト
14に、特に熱伝達性に優れ熱膨張率か小さいものを選
択することが望ましい。
第2図乃至第5図は、それぞれ上記実施例の変形例に係
わる半導体装置パッケージの断面図である。第2図乃至
第5図において、第1図と同一の部分については同一の
参照符号を付し、異なる部分についてのみ説明する。
第2図は第1の変形例に係わる半導体装置の断面図で、
上記実施例に係わるパッケージに、さらに放熱フィン5
0を取り付けたものである。
このように放熱フィン50をキャップ12に取り付ける
ことにより、放熱性をいっそう向上でき、発熱量か特に
大きな半導体チップを収容することができるようになる
第3図は第2の変形例に係わる半導体装置の断面図で、
上記実施例に係わるパッケージのキャップ12を、これ
の上面に凹凸部60を設けて成型したものである。
二のようにキャップ12の上面に凹凸部60が設けられ
ることでも、キャップ12の主要な放熱面の面積を増加
でき放熱性をより良好とすることができる。
第4図は第3の変形例に係わる半導体装置の断面図で、
上記実施例に係わるパッケージのキャップ12の上面を
波型70を有するように成型したものである。
このようなキャップ12の上面に波型70を設けても、
主要な放熱面であるキャップ12の表面積を大きくでき
、放熱性を高めることかできる。
第5図は第4の変形例に係わる半導体装置パッケージの
断面図である。
上述した実施例は、いずれもPGA型パンケージであっ
たが、この変形例は本発明に係わるパッケージを、リー
ド無しチップキャリア型パッケージに応用したものであ
る。
即ち、第5図に示すように、先ず、リードピン28をス
テム16の下面と略フラットになるように形成する。さ
らにステム16の開孔部34に切り欠き部を形成し、こ
の切り欠き部内にシェル38を落とし込み、シェル38
がステム16の下面よりも突出しないようにする。
このようにリード無しチップキャリア型パッケージに応
用することもでき、例えば表面実装技術にも適合する、
この発明に係わる半導体装置パッケージを得ることがて
きる。又、ステム16等の表面に露出する金属性の部分
については、上述したように絶縁性塗料40、若しくは
絶縁性シート42等にて絶縁されており、表面実装に際
し、表面実装回路基板との短絡の恐れはない。
これらのように、金属性の部分が絶縁処理されることに
より、例えば表面実装回路基板をはじめ、DIP型パッ
ケージ等を装着するソケット孔付き回路基板等、種々の
回路基板において、樹脂モールドされるタイプ等の半導
体装置パッケージと混載できる。
尚、上記した実施例及び変形例は、いずれも−例であっ
て、この発明を限定するものではなく、その要旨を逸脱
しない範囲で種々変形して実施可能なことは勿論である
[発明の効果コ 以上説明したように、この発明によれば、放熱特性か良
好であり、加工性に優れ、しかも安価である半導体装置
パッケージを提供できる。
【図面の簡単な説明】
第1図はこの発明の一実施例に係わる半導体パッケージ
の断面図、第2図乃至第5図はそれぞれ上記実施例の変
形例に係わる半導体パッケージの断面図、第6図及び第
7図はそれぞれ従来の半導体パッケージの断面図である
。 lO・半導体チップ、12・金属製キャップ、14・・
導電性低応力マウント材、16・・・金属製ステム、1
8・絶縁性ペースト、20・・・プリント基板、22・
・・配線パターン、24・・スルーホール、26・・・
装置孔、28・リードピン、30・・・半田、32・・
・ガラス樹脂、34・・・開孔部、36・・・ボンディ
ングワイヤ、38・・・シェル、40・・・絶縁性塗料
、42・・・絶縁性シート。 出願人代理人 弁理士 鈴江武彦 第6W!J 第7図

Claims (3)

    【特許請求の範囲】
  1. (1)電極端子を取着可能な基台部材と、前記基台部材
    に接合される上部密閉用部材とを有し、前記基台部材と
    上部密閉用部材との間に所望の空間を保ち、前記空間内
    に半導体チップを収容する半導体装置パッケージにおい
    て、 前記上部密閉用部材は金属性であり、前記半導体チップ
    はこの上部密閉用部材に固着されることを特徴とする半
    導体装置パッケージ。
  2. (2)電極端子を取着可能な基台部材と、前記基台部材
    に接合される上部密閉用部材とを有し、前記基台部材と
    上部密閉用部材との間に所望の空間を保ち、前記空間内
    に半導体チップを収容する半導体装置パッケージにおい
    て、 前記上部密閉用部材は金属性であり、この上部密閉用部
    材に固着された前記半導体チップと、前記基台部材に絶
    縁性接着部材を介して固着され、前記基台部材側に配線
    パターンを有する配線基板と、 前記配線パターンに一端を接続し、前記基台部材を貫通
    して他端を外部に露出する電極端子と、前記半導体チッ
    プに対応し、かつ前記配線パターンの一部が露出される
    ように前記基台部材に設けられた開孔部と、 前記露出した部分における所望の配線パターンと前記半
    導体チップの所望のボンディング用電極とを電気的に接
    続するボンディングワイヤと、前記開孔部に対応し、蓋
    をするように設けられた下部密閉用部材と、 を具備することを特徴とする半導体装置パッケージ。
  3. (3)前記上部密閉用部材の外表面に凹凸がつけられて
    いることを特徴とする請求項(1)あるいは(2)いず
    れかに記載の半導体装置パッケージ。(4)前記上部密
    閉用部材及び前記基台部材の外表面に絶縁処理が施され
    ていることを特徴とする請求項(1)ないし(3)いず
    れかに記載の半導体装置パッケージ。
JP34062390A 1990-11-30 1990-11-30 半導体装置パッケージ Pending JPH04208556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34062390A JPH04208556A (ja) 1990-11-30 1990-11-30 半導体装置パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34062390A JPH04208556A (ja) 1990-11-30 1990-11-30 半導体装置パッケージ

Publications (1)

Publication Number Publication Date
JPH04208556A true JPH04208556A (ja) 1992-07-30

Family

ID=18338749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34062390A Pending JPH04208556A (ja) 1990-11-30 1990-11-30 半導体装置パッケージ

Country Status (1)

Country Link
JP (1) JPH04208556A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163560A (zh) * 2010-01-14 2011-08-24 镌铭科技股份有限公司 用以将无线通信装置嵌入包含芯片级封装和三维半导体封装的半导体封装中的系统和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163560A (zh) * 2010-01-14 2011-08-24 镌铭科技股份有限公司 用以将无线通信装置嵌入包含芯片级封装和三维半导体封装的半导体封装中的系统和方法

Similar Documents

Publication Publication Date Title
US5157480A (en) Semiconductor device having dual electrical contact sites
US5293301A (en) Semiconductor device and lead frame used therein
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR100214549B1 (ko) 버텀리드 반도체 패키지
JPH02138761A (ja) 半導体装置
US4095253A (en) Single in-line high power resin-packaged semiconductor device having an improved heat dissipator
US3469017A (en) Encapsulated semiconductor device having internal shielding
JPH01199497A (ja) 電子部品塔載用基板
US5406120A (en) Hermetically sealed semiconductor ceramic package
KR900007301B1 (ko) 반도체패키지
USRE38037E1 (en) Modular semiconductor power device
JP3169578B2 (ja) 電子部品用基板
JPH04208556A (ja) 半導体装置パッケージ
EP0116289A2 (en) Power semiconductor module and package
JPH1032300A (ja) リードフレーム,半導体装置及び半導体装置の製造方法
JP2564645Y2 (ja) 発熱部品を有する混成集積回路装置
JP2785917B2 (ja) 半導体チップモジュール
JP2001210737A (ja) 半導体チップパッケージおよびその製造方法
JPH10150065A (ja) チップサイズパッケージ
JPH0714021B2 (ja) 樹脂封止型半導体装置
JPH042478Y2 (ja)
CN113782498A (zh) 电源模块及功率器件
JPH05291739A (ja) 接続用端子及びこれを用いた装置の接続方法
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
JPH02238653A (ja) 半導体装置