JPH04207219A - 半導体構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高速応答性を求められる半導体回路の高速伝
達特性を発生させる半導体構造に関するものである。

〔従来の技術〕

第２図は従来の半導体構造を示す回路図である。

図において、（１）は信号を制御するトランスミ・ノノ
ヨンゲート、（２）は入力信号、（３）はその出力信号
、（４）は制御信号入力部である。

次に動作について説明する。第２図の入力信号（２）よ
り信号が伝達され、トランスミッションゲート（１）に
より、その制御を行っている。そして、制御信号入力部
（４）より“Ｈ”レベル信号か伝達されると上記トラン
スミッンヨンケート（１）のＰ型トランジスタ及びＮ型
トランジスタともに“ＯＮ”状態となり、上記入力信号
（２）からの信号かそのまま伝達される。また、上記制
御信号入力部（４）より“Ｌルベル信号か伝達されると
上記トランスミッションゲート（１）のＰ型、Ｎ型トラ
ンジスタともに“ＯＦＦ”状態となり、上記入力信号（
２）よりの信号変化にかかわらず上記制御信号入力部（
４）か“Ｌ“レベルになる前の上記入力信号（２）かラ
ッチ状態で保持される。

〔発明が解決しようとする課題〕

従来の半導体構造は以上のような回路で構成されている
ので、入力信号（２）からの入力信号はトランスミッシ
ョンゲート（１）を介して出力信号（３）に伝達される
ために、トランジスタの抵抗及び容量による時定数分に
ついて伝達遅れか発生するなとの問題点があった。

この発明は上記のような問題点を解消するためになされ
たちのてトランスミッションゲート（１）の“ＯＮ”状
態時の伝達遅れを少なくするために使用できる半導体構
造を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体構造は信号の伝達、切変えに使用
するトランジスタ素子のトランスミッションゲート、及
びトランスファーゲートのゲート端子に加える電圧か供
給電圧を越える電圧を印加することを特徴とする。

〔作用〕

この発明における半導体回路は、回路内部に供給電圧以
上の電圧を発生させる昇圧回路、クロック発生回路によ
り、伝達部トランジスタのゲート部電圧を上げ、“ＯＮ
”状態時のトレイン・ソース電流（Ｉ　ｏｓ）を増加さ
せ、信号伝達遅れを少なくする。

〔実施例〕

以下、この発明を図に基づいて説明する。第１図はこの
発明の一実施例による半導体構造を示す回路図であり、
図において、（５）は電圧昇圧回路、（６）はクロック
発生回路、（７）は外部からの供給電源、（８）は接地
部である。なお、（１）〜（４）は従来例で説明をした
ので省略する。

次に動作について説明する。クロック発生回路（６）で
発生されたクロックにより、電圧昇圧回路（５）の１っ
であるチャージポンプ回路を動作させ供給電圧＋αの電
圧をチャーンする。このチャーンされた電圧を制御信号
入力部（４）の電源に使用することにより、トランジス
タゲート（１）に高い電圧を供給できる。第１図ては使
用していないか制御信号入力部（４）の接地部（８）に
も応用できる。このことにより、入力信号（２）からの
入力信号伝達をより高速に行うことができる。

〔発明の効果〕

以上のように、この発明によれば、信号伝達。

切変え部における伝達遅れを少なくし、より高速な信号
応答か可能であり、高速なアクセスタイムを達成するこ
とかできるなとの効果かある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体構造を示す回
路図、第２図は従来の半導体構造を示す回路図である。 図において、（１１は信号制御トランスミッションゲー
ト、（２）は入力信号線、（３）は出力信号線、（４）
は制御信号線、（５）は電圧昇圧回路、（６）はクロッ
ク発生回路、（７）は外部供給電源部、（８）は接地部
である。 なお、図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 半導体回路において、信号伝達、切変えに使用するトラ
   ンジスタ素子のトランスミッションゲート、及びトラン
   スファーゲートのゲート端子に加える電圧が供給電圧を
   越える電圧を印加することを特徴とする半導体構造。