JPH04206870A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04206870A
JPH04206870A JP2337975A JP33797590A JPH04206870A JP H04206870 A JPH04206870 A JP H04206870A JP 2337975 A JP2337975 A JP 2337975A JP 33797590 A JP33797590 A JP 33797590A JP H04206870 A JPH04206870 A JP H04206870A
Authority
JP
Japan
Prior art keywords
oxide layer
electrode
titanium
semiconductor device
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2337975A
Other languages
English (en)
Other versions
JP3210007B2 (ja
Inventor
Kenji Iijima
賢二 飯島
Ichiro Ueda
一朗 上田
Koichi Kugimiya
公一 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33797590A priority Critical patent/JP3210007B2/ja
Publication of JPH04206870A publication Critical patent/JPH04206870A/ja
Application granted granted Critical
Publication of JP3210007B2 publication Critical patent/JP3210007B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明L  強誘電体膜を用いた不揮発メモリ、電気光
学効果装置、熱検出装置などの半導体装置に関する。
従来の技術 強誘電体の圧電性、焦電性、分極反転等の物性を用いた
デバイスが各種提案されている。
例えば鉛(pb)を主成分とするPZT、  PLZT
等の強誘電体材料(上 圧電性、焦電性にすぐれ 電気
光学効果か大きく、残留分極が大きく、抗電界が小さい
優れた材料として注目されており、その薄膜化の研究も
数多くなされている。
通常これらの材料を薄膜化する場合、基板上に形成され
た電極」二に 主にスバプタリンク゛汰CVD法等で作
製している。
この時、強誘電性を有するPZT、 PLZTを作製す
るためにi;j  600℃以上の基板温度が必要であ
る。
しかし このように高い基板温度で(友 −度基板上に
付着した鉛(pb)あるいは酸化鉛(pbo)が再蒸発
L 強誘電体膜の組成ずれが生じてしまう。とくに薄膜
成長初期に重大な問題となる。
そこで、スパッタのターゲットに過剰にPbOを加えて
pbの組成ずれを補償しているが、 十分な効果が得ら
れていない。
発明が解決しようとする課題 このような従来の半導体装置で(よ 強誘電性を発現さ
せるために600℃以上の高い基板温度が必要であり、
このような高い基板温度ではPbOの蒸気圧が非常に高
いため化学量論組成の化合物を作ることが難しいという
課題かあった 特に 金属電極上に作製する場合法 薄
膜成長の極く初期にpbの欠乏したPbTi307構造
の化合物が生成し 簿膜の強誘電特性を著しく劣化させ
る。
本発明は」―記課題を解決するもので、結晶性、強誘電
特性の優れた強誘電体膜を有する半導体装置を提供する
ことを目的としている。
課題を解決するための手段 本発明は上記目的を達成するため(、、、電極と強誘電
体膜の間の少なくとも一つの間に酸化物層を介在させた
構成である。
作用 本発明は上記構成により、金属電極上に直接薄膜を形成
する場合と異なり、極薄い酸化物層を形成したのち強誘
電体膜を形成することで、pbあるいはPbOの付着率
が向上し 薄膜成長の初期から、強誘電性を有するPZ
TあるいはPLZTの薄膜が容易に形成される。
この酸化物層としてペロプスカイト構造を有す材料を用
いることはさらに効果的である。
また 酸化物層の材料として誘電率が大きい材料を用い
れは その上に形成されたPZ′r、PLZTの薄膜の
特性は何等損なわれない。
実施例 以下、本発明の一実施例について第1図を参照しながら
説明する。
第1図において1はシリコン基板、 2はソース領域 
3はドレイン領[4はゲート絶縁膜 5はゲート重態 
6は層間絶縁膜 7はドレイン電板 8はドレイン電極
7と連続したキャパシタ下部型f&9は本発明の特徴と
する酸化物#IOは強誘電体11JIIはキャパシタ上
部ミオ仮 12はソース電機 13は層間絶縁膜である
すなわち本発明の特徴ハ  例えばスパッタリング法に
より膜厚1100nの白金(Pt)薄膜電極であるキャ
パシタ下部電極8を形成した後、同様にスパッタリング
法により、膜厚50nmの酸化物層9を形成したことで
ある。
その後いろいろな組成のPZT′、PLZTをスパッタ
リング法で種々の基板温度で作製し池 得られた強誘電体膜を、従来法のPt上に酸化物膜を形
成することなく直接PZT、  PLZTを形成したも
のと、強誘電体膜中のpb組成について目標組成からの
ずれを比較し九 結果を次の第1表に示1%酸化物層9
としてはペロプスカイト構造を有する三つの材料につい
て実験した (以下余白) 第1表 第1表つづき 第1表つづき 第1表から分かるとおり、従来法のpt電極」二に直接
PZT、PLZT膜を形成した場合は特に高温にした場
合、Pbの欠乏が顕著であったが、酸化物薄膜を挟んだ
試料ではpbの組成ずれはほとんどなかっなQ− 次に 強誘電体薄膜の電気特性を測定しへ その結果の
内誘電率を第2表番へ 残留分極を第3表骸 抗電界を
第4表に示す。
第2表 第3表 第4表 第2〜4表から分かるとおり、pt電極上に酸化物層を
形成した試料でc戴  酸化物層なしでpt電極上に直
接強誘電体膜を作製した試料と比べ誘電取残留分極が大
きく、抗電界が小さい優れた電気特性が得られている。
酸化物層の膜厚と強誘電特性について検討した結果を次
の第5表に示′?l′。
第5表 −13〜 第5表つづき 第5表つづき 第5表から分かるとおり、酸化物層の膜厚が1゜nmよ
り厚くなると強誘電特性が損なわれる。
この他に強誘電体膜としてその他の組成のPZT。
PLZTなどについて実施したが同様の結果が得られ九 な抵 以」二の実施例でば ペロプスカイト構造を有す
る酸化物層について述べたカ丈 その信組チタン、ラン
タンのうち少なくとも一つを主成分としたもの、アルカ
リ類金属とチタンを主成分としたもの、バリウムとチタ
ンを主成分としたもの、ストロンチウムとチタンを主成
分としたものでもよい。
また酸化物層の膜厚は10nm以下で、実用上1nm以
上であればよしも また酸化物層の介在場所として(友 本実施例では強誘
電体膜と下部電極の間に設けた場合について述べたが上
部電極との間にも設けてもよい。
発明の効果 以上の実施例から明らかなように本発明によれは 電極
と強誘電体膜の間の、少なくとも−・っの間に酸化物層
を介在させた構成であるから、結晶性、強誘電特性が優
れた強誘電体膜を有する半導体装置を提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体装置の断面図である
。 ■・・・・シリコン基板(基板)、 8・・・・下部電
極(第1の電極)、 9・・・・酸化物層、 10・・
・・強誘電体膜 11・・・・上部電極(第2の電極)

Claims (7)

    【特許請求の範囲】
  1. (1)基板上に形成された第1の電極と、前記第1の電
    極上に形成された強誘電体膜と、前記強誘電体膜上に形
    成された第2の電極とを少なくとも有する半導体装置に
    おいて、前記第1もしくは第2の電極と強誘電体膜との
    間の少なくとも一つの間に、酸化物層を介在させたこと
    を特徴とする半導体装置。
  2. (2)酸化物層としてペロプスカイト構造を有する酸化
    物を用いたことを特徴とする、請求項1記載の半導体装
    置。
  3. (3)酸化物層が鉛、チタン、ランタンのうちの少なく
    とも一つを主成分としたものであることを特徴とする、
    請求項1または2何れかに記載の半導体装置。
  4. (4)酸化物層が、アルカリ土類金属とチタンを主成分
    としたものであることを特徴とする、請求項1または2
    何れかに記載の半導体装置。
  5. (5)酸化物層が、バリウムとチタンを主成分としたも
    のであることを特徴とする、請求項1または2何れかに
    記載の半導体装置。
  6. (6)酸化物層が、ストロンチウムとチタンを主成分と
    したものであることを特徴とする、請求項1または2何
    れかに記載の半導体装置。
  7. (7)酸化物層の膜厚が、1〜10nmであることを特
    徴とする、請求項1〜6のいずれかに記載の半導体装置
JP33797590A 1990-11-30 1990-11-30 半導体装置 Expired - Lifetime JP3210007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33797590A JP3210007B2 (ja) 1990-11-30 1990-11-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33797590A JP3210007B2 (ja) 1990-11-30 1990-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH04206870A true JPH04206870A (ja) 1992-07-28
JP3210007B2 JP3210007B2 (ja) 2001-09-17

Family

ID=18313761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33797590A Expired - Lifetime JP3210007B2 (ja) 1990-11-30 1990-11-30 半導体装置

Country Status (1)

Country Link
JP (1) JP3210007B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796133A (en) * 1993-01-27 1998-08-18 Samsung Electronics Co., Ltd. Semiconductor device capacitor having lower electrodes separated by low dielectric spacer material
KR20000014388A (ko) * 1998-08-20 2000-03-15 윤종용 강유전체 메모리 커패시터 및 그 제조방법
US6328432B1 (en) 1997-06-25 2001-12-11 Nec Corporation Ink jet recording head having mending layers between side walls and electrodes
WO2005106956A1 (ja) * 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191002B1 (ko) * 2019-02-19 2020-12-14 박재혁 크림맥주 제조장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796133A (en) * 1993-01-27 1998-08-18 Samsung Electronics Co., Ltd. Semiconductor device capacitor having lower electrodes separated by low dielectric spacer material
US5834348A (en) * 1993-01-27 1998-11-10 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device having a ferroelectric capacitor
US6328432B1 (en) 1997-06-25 2001-12-11 Nec Corporation Ink jet recording head having mending layers between side walls and electrodes
KR20000014388A (ko) * 1998-08-20 2000-03-15 윤종용 강유전체 메모리 커패시터 및 그 제조방법
WO2005106956A1 (ja) * 2004-04-28 2005-11-10 Fujitsu Limited 半導体装置及びその製造方法
JPWO2005106956A1 (ja) * 2004-04-28 2008-03-21 富士通株式会社 半導体装置及びその製造方法
US7521745B2 (en) 2004-04-28 2009-04-21 Fujitsu Limited Semiconductor device reducing leakage across a ferroelectric layer
JP4616830B2 (ja) * 2004-04-28 2011-01-19 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3210007B2 (ja) 2001-09-17

Similar Documents

Publication Publication Date Title
Lou Polarization fatigue in ferroelectric thin films and related materials
KR100460595B1 (ko) 비휘발성 메모리에 사용되는 지르코늄 산화물 상의 단일 씨-축 납게르마늄산화물 박막과 그 제조방법
US6489645B1 (en) Integrated circuit device including a layered superlattice material with an interface buffer layer
US5548475A (en) Dielectric thin film device
US20030052357A1 (en) Interlayer oxide containing thin films for high dielectric constant application
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
KR20010014838A (ko) 실리콘상의 비결정성 유전체 커패시터
KR20060048987A (ko) 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자
US6340621B1 (en) Thin film capacitor and method of manufacture
KR19990057818A (ko) 유전손실을 감소시킨 강유전체 캐패시터 제조방법
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JPH08274270A (ja) 電子部品
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
Kim et al. The effects of cation-substitution on the ferroelectric properties of sol-gel derived PZT thin film for FRAM application
JPH04206870A (ja) 半導体装置
JPH08186182A (ja) 強誘電体薄膜素子
KR100379245B1 (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JPH07183397A (ja) 誘電体薄膜素子及びその製造方法
JPH0624222B2 (ja) 薄膜コンデンサの製造方法
JPH0644601B2 (ja) 薄膜コンデンサおよびその製造方法
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법
Szedon et al. Dielectric films for capacitor applications in electronic technology
JPH04184911A (ja) 薄膜コンデンサ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10