JPH04206690A - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法

Info

Publication number
JPH04206690A
JPH04206690A JP33076190A JP33076190A JPH04206690A JP H04206690 A JPH04206690 A JP H04206690A JP 33076190 A JP33076190 A JP 33076190A JP 33076190 A JP33076190 A JP 33076190A JP H04206690 A JPH04206690 A JP H04206690A
Authority
JP
Japan
Prior art keywords
layer
hole
holes
double
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33076190A
Other languages
English (en)
Inventor
Kotaro Takigami
耕太郎 滝上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP33076190A priority Critical patent/JPH04206690A/ja
Publication of JPH04206690A publication Critical patent/JPH04206690A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は多層基板及びその製造方法に関し、表面層と内
層間のスルーホールをブラインドビアとすることにより
、特に、表面実装率の向上を企図したものである。
〈従来の技術〉 従来の四層基板として、第8図または第9図に示すもの
が知られている。
第8VIAに示す四層基板ioo+よ、予めパターンl
0IA、1’01Bを形成した両面基板102の両面に
、それぞれプリプレグ(接着Nt)103. 1o4を
介シテ片面基板105106を接合し、その後、全体に
貫通するスルーホール107及び表面層のパターン10
8A108Bを形成したものである。そして、表面実装
用部品109と内層のパターンl0IA。
101Bとの接続をとるため、表層のパターン108A
、108Bには必要に応じて、スルーホール107の周
囲に半田付は用のランド110が形成さnる。
第9図の四層基板111は、第8図に示したものに比べ
、内層の両面基板102に予めスルーホール112が形
成されている点だけが異なる。
〈発明が解決しようとする課題〉 部品109をランド110に半田付けする場合、ランド
11o内のスルーホール107が貫通してし)るから、
半田がスルーホール107内に流れ込んで垂れ落ち、半
田量が不足して良好な半田付けができないことがある。
逆に、半田の垂れ落を防止するように、ランド110か
らスルーホール107を離して形成すると、スルーホー
ル用の別のランドが必要となり、これが実装効率を低下
させる。
本発明は上述した従来技術の問題点を解決した多層基板
及びその製造方法を提供することを目的とする。
く課題を解決するための手段〉 本発明による多層基板は、第1導体層と、第1絶縁体層
と、第2導体層と、第2絶縁体層と、第3導体層と、第
3絶縁体層と、第4導体層とを具備する多層基板におい
て、第1絶縁体層にのみ貫通したスルーホールと、この
スルーホールを埋め潰した充填物と、このスルーホール
に接続した、第1導体層に形成されたランドとを具備し
、 第3絶縁体層にのみ貫通したスルーホールと、このスル
ーホールを埋め潰した充填物と、このスルーホールに接
続した、第4導体層に形成されたランドとを具備するこ
とを特徴とするものである。
また、本発明による多層基板は、第2絶縁体層が上下2
つの絶縁層に分かれており、これら上下2つの絶縁層間
に位置した基板を具備することを特徴とするもめである
更に、本発明による多層基板の製造方法は、両面基板に
スルーホール及び片面のみのパターンを形成する第1工
程と、 第1工程で得た2枚の基板を、パターン面間に接着層を
挾み、スルーホールがら接着材が溢れ出るまで圧接する
第2工程と、 第2工程で得た基板の表面層を研摩する第3工程と、 第3工程で得た基板に貫通したスルーホールと表面層の
パターンを形成する第4工程とからなるものである。
〈作   用〉 本発明の多層基板でζよ、第1導体層と第2導体層間、
あるいは第4導体層と第3導体層間といった表層と内層
間のスルーホールが充填物で埋め潰されているから、ス
ルーホールノ孔径が実質的にゼロであり、孔径がランド
の外形を制限することがない。また、充填物がスルーホ
ール内への半田の流れ込みを阻止する。
本発明の多層基板の製造方法では、第2工程で2つの両
面基板を接着する際に、各両面基板のスルーホールを接
着材が埋め潰す。第3工程での表面研摩により表面に溢
れた接着材が除去され、第4工程の貫通スルーホール形
成時に、両面基板のスルーホールを埋め潰した接着材上
にも導体層が形成される。従って、この導体層もパター
ン形成の対象とされ、両面基板のスルーホールを意識す
ることなくパターンが形成される。
く実 施 例〉 第1図〜第7図を参照して本発明の詳細な説明する。
第1図に四1基板を例に巳で製造工程の基本構成を示す
。第1図におし)で、第1工程として同図1a)の如く
、2つの両面鋼貼り積層板r両面基板i  21,22
にそれぞnスし一ボール23.24を形成し、また片面
2,3のみ:こパターンを形成する。次に第2工程とし
て、まず同図tblの(4)く2つの両面基板21゜2
2のパターン面2.3を対向させて間に接着層(プリプ
レグ材)25.26を挾み、同図(clの如く2つの両
面基板21.22を圧接して四層構造とする。この圧接
時に、接着層25.26の一部25A、26Aがスルー
ホール23,24内に充満し、更に、先端部25B、2
6Bがスルーホール23,24から;益れ出る。ここで
、一方の両面基板21の基材が第1絶縁層11、接着層
25.26が第2絶縁層12、他方の両面基板22の基
材が第3絶縁層13であり、一方の両面基板21のパタ
ーン無しの面1が第1導体層(表層)、同基板21のパ
ターン面2が第2導体層(内層)、他方の両面基板22
のパターン面3が第2導体層(内層)、同基板22のパ
ターン無しの面4が第4導体層(表層)である。
接着層25.26の硬化後、第3工程として第1図(d
)の如く、パターン無しの表層1゜4を研摩してスルー
ホール23.24からはみ出た接着物25B、26Bを
除去する。次に、第4工程として、まず同図(e+の如
く四層全体を貫通してスルーホール27を形成する。
このスルーホール形成時に、スルーホール23゜24内
の接着層露出面28,29上にも導体層(銅箔)30,
31が形成され、スルーホール23,24が見えなくな
ってブラインドビアとなる。そして、スルーホール形成
後向図(flの如く、2つの表層(第1及び第4導体層
)1,4を加工してそれぞれにパターンを形成する。
第2図!よ四層基板20を上から見た図であり、1つの
両面基板21のみを貫通したスルーホール23内の接着
層露出面28上に、表面実装部品用のランド32が形成
されている。
次に、第3図〜第6図を参照して前述した第1〜第4工
程の各々について具体例を説明する。
第3図は第1工程の詳細を示す。ここでは、一方の両面
基板21を例にあげるが、他方の両面基板22に関して
も同様である。まず、同図ta)の如く両面基板21を
用意し、同図(blの如くスルーホール用の穴41を明
ける。次に、同図(C)の如く銅の無電解メツキ42を
施し、更に、同図(dlの如く銅の電解メツキ43を施
して、所要の総メツキ厚(例えば40〜42μm)とす
る。なお、両面基板21,22は基材厚が0,1m以上
のものである。その後、同図te)の如く基板21の両
面(第1導体層1と第2導体層2)にテンティング法な
どでエツチングレジスト44.45を施し、内層となろ
第2導体層2上のエッチレグしンスト45のみパターン
形成を行う。表層となる第1導体層1は全てエツチング
レジスト44で覆われている。そして、同図if)の如
くエツチングを行い、次いて同図(glの如くエツチン
グレジスト44.45を剥離する。
第4図は第2工程の詳細を示す。まず、同図(alの如
く、2つの両面基板21.22のパターン面2,3に接
着層(プリプレグ材)25゜26を挾み、次いて同図(
b)の如く、2つの基板21,22を圧接し、各スルー
ホール23゜24から接着層25,26をはみ出させる
第5図は第3工程を示し、2つの表面層1゜4を表面研
摩して接着層のはみ出た部分25B。
26Bを除去する。
第6図は第4工程の詳細を示す。但し、下側の基板22
は図示を省略されている。まず同図ta]に示す如く四
層全体を貫通してスルーホール27用の穴71を明け、
次いで同図[blの如く銅の無電解メツキ72を施す。
次に、n S iclの如り、バター−形成の準備とし
て、銅の電解メツキに対するレジスト73を施したのち
、同図+dlの如(銅の電解メツモア4を施し、更に同
図telの如く半田メツキ75を施す。レジス373上
にはm気メfツキ74も半田メツキ75いずれ也ない。
そこで、同図(f)の如(レジスト73を除去したのち
、同図(g)の如く半田メツキ75をレジストとしてエ
ツチングを行う。最後に、半田メツキ75を除去して同
図(hlの如(四層基板2oを得ろ。第6図の代りに、
通常のスルーホール形成、その後の両面パターン形成と
しても良い。
第7図に本発明の他の実施例として六層構成の多層基板
80を示す。この場合は、同図(alに示すように、第
1図(blで示したスルーホール23,24を有する2
つの両面基板21゜22のパターン面2,3間に2つの
接着層(プリプレグ材)25,26を挾む際に、これら
の接着層25.26間にも別途作成した別のパターン付
き両面基板81を挾み、後は第1図〜第6図で説明した
と同様な方法で、圧接、接着層のはみ出し、表面研摩、
六層全体のスルーホー・し27の形成、表層1,4のパ
ターン形成を施して六層基板80としている。なお第7
図(b)中、11は第1絶縁体層、12は第2絶縁体層
、13は第3絶縁体層である。両面基板81の代りに、
片面基板、四層基板などを第2絶縁体M12中に介在さ
せても良い。
〈発明の効果〉 本発明の多層基板によれば、第1又は第2絶縁体層のみ
を貫通する表層と内層内のスルーホールが充填物で埋め
潰されているから、スルーホールの孔径に制限されるこ
となく小さなランドを形成することができ、また、部品
の半田付は時にスルーホール内に半田が流れ込むことが
ない。
また本発明の多層基板の製造方法によれば、スルーホー
ルと片面のみのパターンを形成した2つの両面基板を接
着層により圧接するときに、接着層がスルーホールから
はみ出てスルーホールを自然に埋め潰すことができろ。
そして、はみ出た接着層を表面研摩により除去したのち
、多層全体に貫通したスルーホールを形成するときに、
スルーホールを埋めた接着層上にも自然に導体層が生じ
、この導体層もパターン形成の対象となって小さなラン
ドを形成することができる。
【図面の簡単な説明】
第1図は本発明による多層基板の製造方法の実施例を示
す図、第2図は同方法で製造した四層基板の平面図、第
3図〜第6図は各工程の具体例を示す図、第7図は他の
実施例を示す図、第8図、第9図は各々従来技術を示す
図である。 図面中、1は第1導体層、2ば第2導体層、3は第3導
体層、4は第4導体層、11は第1絶縁体層、12は第
2絶縁体層、13は第3絶縁体層、20は四層基板、2
1と22は両面基板、23と24はスルーホール、25
と26は接着層、25Aと26Aは接着層のはみ出し部
分、25Bと26Bは接i!層のスルーホールを埋めた
部分(充填物)、27はス・し−ホール、28と29(
よ接着層の露出面、30と31は導体層、32ばう、ド
である。 特  許  出  願  人 富士写真フノルム株式会社 代    理    人

Claims (3)

    【特許請求の範囲】
  1. (1)第1導体層と、第1絶縁体層と、第2導体層と、
    第2絶縁体層と、第3導体層と、第3絶縁体層と、第4
    導体層とを具備する多層基板において、 第1絶縁体層にのみ貫通したスルーホール と、このスルーホールを埋め潰した充填物と、このスル
    ーホールに接続した、第1導体層に形成されたランドと
    を具備し、 第3絶縁体層にのみ貫通したスルーホール と、このスルーホールを埋め潰した充填物と、このスル
    ーホールに接続した、第4導体層に形成されたランドと
    を具備することを特徴とする多層基板。
  2. (2)第2絶縁体層が上下2つの絶縁層に分かれており
    、これら上下2つの絶縁層間に位置した基板を具備する
    ことを特徴とする請求項1の多層基板。
  3. (3)両面基板にスルーホール及び片面のみのパターン
    を形成する第1工程と、 第1工程で得た2枚の基板を、パターン面 間に接着層を挾み、スルーホールから接着材が溢れ出る
    まで圧接する第2工程と、 第2工程で得た基板の表面層を研摩する第 3工程と、 第3工程で得た基板に貫通したスルーホー ルと表面層のパターンを形成する第4工程とからなる多
    層基板の製造方法。
JP33076190A 1990-11-30 1990-11-30 多層基板及びその製造方法 Pending JPH04206690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33076190A JPH04206690A (ja) 1990-11-30 1990-11-30 多層基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33076190A JPH04206690A (ja) 1990-11-30 1990-11-30 多層基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04206690A true JPH04206690A (ja) 1992-07-28

Family

ID=18236252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33076190A Pending JPH04206690A (ja) 1990-11-30 1990-11-30 多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH04206690A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152331A (ja) * 2015-02-18 2016-08-22 パナソニックIpマネジメント株式会社 プリント配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152331A (ja) * 2015-02-18 2016-08-22 パナソニックIpマネジメント株式会社 プリント配線板及びその製造方法
CN105898983A (zh) * 2015-02-18 2016-08-24 松下知识产权经营株式会社 印刷布线板及其制造方法
KR20160101867A (ko) * 2015-02-18 2016-08-26 파나소닉 아이피 매니지먼트 가부시키가이샤 프린트 배선판 및 그것의 제조 방법

Similar Documents

Publication Publication Date Title
JP5181702B2 (ja) 配線基板の製造方法
US20070232059A1 (en) Multilayer interconnection substrate and method of manufacturing the same
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JPH045844A (ja) Ic搭載用多層回路基板及びその製造法
JP4040389B2 (ja) 半導体装置の製造方法
JPH05218618A (ja) プリント配線板の製造方法
US20070143992A1 (en) Method for manufacturing wiring board
JP3299679B2 (ja) 多層配線基板及びその製造方法
JPH07176871A (ja) 樹脂多層基板の製造方法
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JPH04206690A (ja) 多層基板及びその製造方法
US8004851B2 (en) Multi-layer flexible printed circuit board and manufacturing method thereof
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JPH06164148A (ja) 多層プリント配線板
JP2655447B2 (ja) 表面実装用多層プリント配線板及びその製造方法
JP2699898B2 (ja) 多層プリント配線板およびその製造方法
JP5299206B2 (ja) 回路基板の製造方法
JP2000236166A (ja) バイアホール部の接続構造及び配線基板
JP2530879B2 (ja) 多層型ブラインドスルホ―ル配線板の製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2002314255A (ja) プリント配線基板、及び、プリント配線基板の製造方法
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板
JPH11284342A (ja) パッケージとその製造方法
JP2007115955A (ja) 多層プリント配線基板及びその製造方法