JPH04206576A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04206576A JPH04206576A JP32917990A JP32917990A JPH04206576A JP H04206576 A JPH04206576 A JP H04206576A JP 32917990 A JP32917990 A JP 32917990A JP 32917990 A JP32917990 A JP 32917990A JP H04206576 A JPH04206576 A JP H04206576A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- junction
- reverse recovery
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 1
- 238000011084 recovery Methods 0.000 abstract description 37
- 239000000969 carrier Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、高速形ダイオードに係り、半導体基板のオフ
アングルを３度から５度の範囲に設定する事により、順
方向電圧の増大を抑制し、且つ良好な逆回復特性が得ら
れる半導体装置に関する。
アングルを３度から５度の範囲に設定する事により、順
方向電圧の増大を抑制し、且つ良好な逆回復特性が得ら
れる半導体装置に関する。
従来のプレーナ構造の高速形ダイオード素子の１例を第
１図に示す。
１図に示す。
Ｎ十形シリコン基板１の上にエピタキシャル成長でＮ形
シリコン領域２を形成する。ここにＰ＋十形リコン領域
３を形成し、酸化膜４の開口を利用して電極金属層５及
び下部のＮ十形シリコン基板に電極金属層６を形成する
。尚Ｐｎ接合の注入キャリアの蓄積によるスイッチング
速度の低下を補う為に、Ｐｎ接合近傍にＡｕ、Ｐｃ、電
子線等のライフタイムキラー拡散を実施していた。
シリコン領域２を形成する。ここにＰ＋十形リコン領域
３を形成し、酸化膜４の開口を利用して電極金属層５及
び下部のＮ十形シリコン基板に電極金属層６を形成する
。尚Ｐｎ接合の注入キャリアの蓄積によるスイッチング
速度の低下を補う為に、Ｐｎ接合近傍にＡｕ、Ｐｃ、電
子線等のライフタイムキラー拡散を実施していた。
このような方法で製作されたプレーナ構造の高速形ダイ
オードにおける逆回復特性（第２図に示すダイオードの
逆回復時の電流波形）は、逆回復時のピーク電流Ｉｒｐ
が大きく、また逆回復時のｄ ｉ ／ ｄ ｔが急峻な
特性となり問題であった。
オードにおける逆回復特性（第２図に示すダイオードの
逆回復時の電流波形）は、逆回復時のピーク電流Ｉｒｐ
が大きく、また逆回復時のｄ ｉ ／ ｄ ｔが急峻な
特性となり問題であった。
従来のプレーナ構造の高速形ダイオードにおいても、逆
回復時のピーク電流を低減する手段としては、第１図の
Ｐ！形シリコン領域３を低濃度化すれば低減可能となる
が、蓄積キャリアの減少に伴ない順方向電圧が増大する
。また、逆回復時のｄ ｉ ／ ｄ ｔのソフトリカバ
リ化は、第１図に示すＮ形シリコン領域２のライフタイ
ムに依存し、うイフタイムを小さくすればある程度ｄ
ｉ ／ ｄ Ｌのソフトリカバリ化は可能であるが、ラ
イフタイムの低下に伴ない順方向電圧が増大の傾向とな
る。
回復時のピーク電流を低減する手段としては、第１図の
Ｐ！形シリコン領域３を低濃度化すれば低減可能となる
が、蓄積キャリアの減少に伴ない順方向電圧が増大する
。また、逆回復時のｄ ｉ ／ ｄ ｔのソフトリカバ
リ化は、第１図に示すＮ形シリコン領域２のライフタイ
ムに依存し、うイフタイムを小さくすればある程度ｄ
ｉ ／ ｄ Ｌのソフトリカバリ化は可能であるが、ラ
イフタイムの低下に伴ない順方向電圧が増大の傾向とな
る。
いずれも従来のブレーナ構造の高速形ダイオードにおい
ては、逆回復特性と順方向電圧には負のトレードオフが
あり、両者の特性を相反する事なく向上させる技術が困
難であった。
ては、逆回復特性と順方向電圧には負のトレードオフが
あり、両者の特性を相反する事なく向上させる技術が困
難であった。
尚、順方向電圧の増大を抑えた低損失化半導体整流素子
の技術例としては、特開昭５９−１１５５６６号がある
。
の技術例としては、特開昭５９−１１５５６６号がある
。
そこで本発明の目的は、順方向電圧の増大を抑制し、且
つ逆回復時のピーク電流の低減及び逆回復時のｄ ｉ
／ ｄ ｔのリフトリカバリ化等、良好な逆回復特性が
得られる半導体装置を提供することにある。
つ逆回復時のピーク電流の低減及び逆回復時のｄ ｉ
／ ｄ ｔのリフトリカバリ化等、良好な逆回復特性が
得られる半導体装置を提供することにある。
〔課題を解決するための手段］
上記目的を達成する為に、順方向電圧の増大の抑制と、
逆回復時のピーク電流の低減として、本発明の特徴であ
る面方位を変更したＮ＋シリコン基板を使用し、その上
にエピタキシャル成長でＮ形シリコン領域を形成したも
のである。
逆回復時のピーク電流の低減として、本発明の特徴であ
る面方位を変更したＮ＋シリコン基板を使用し、その上
にエピタキシャル成長でＮ形シリコン領域を形成したも
のである。
また、逆回復時のピーク電流の低減及び逆回復時のｄ
ｉ ／ ｄ ｔのリフトリカバリ化のために、上記Ｎ形
シリコン領域に、深接合のＰ十層と浅接合で且つ低濃度
のＰ層を交互に適切な間隔で配置をする構造としたもの
である。
ｉ ／ ｄ ｔのリフトリカバリ化のために、上記Ｎ形
シリコン領域に、深接合のＰ十層と浅接合で且つ低濃度
のＰ層を交互に適切な間隔で配置をする構造としたもの
である。
［作用］
本発明で提供する半導体装置は、深接合のＰ十層と浅接
合で且つ低濃度のＰ層を交互に適切な間隔で配置した構
造に加え、面方位を変更したＮ＋シリコン基板にエピタ
キシャル成長でＮ形シリコーン領域を形成させ、Ｎ＋／
Ｎ接合を急峻化としている為順方向電圧の増大を抑制す
る事ができ、ま、た良好な逆回復特性を得ることができ
る。
合で且つ低濃度のＰ層を交互に適切な間隔で配置した構
造に加え、面方位を変更したＮ＋シリコン基板にエピタ
キシャル成長でＮ形シリコーン領域を形成させ、Ｎ＋／
Ｎ接合を急峻化としている為順方向電圧の増大を抑制す
る事ができ、ま、た良好な逆回復特性を得ることができ
る。
〔実施例Ｊ
以下、本発明の一実施例を第３図の高速形ダイオードの
縦断面図により説明する。
縦断面図により説明する。
結晶主面が（１００）で傾斜方向＜ＯＩ Ｏ＞に対し、
傾斜角度（４度）を付はスライシングしたＮ十形シリコ
ン基板１上に、エピタキシャル成長でＮ形シリコン領域
２を形成する。このＮ形シリコン領域に、深接合のＰ十
形シリコン領域３と浅接合で且つ低濃度のＰ形シリコン
領域４を、交互に適切な間隔で形成し、酸化膜５の開口
を利用してＡｆｌ金属層６を形成後、下部のＮ＋シリコ
ン基板ｌにクロム金属層７を形成する。そして、スイッ
チング速度の低下を補う目的で電子線を照射する。
傾斜角度（４度）を付はスライシングしたＮ十形シリコ
ン基板１上に、エピタキシャル成長でＮ形シリコン領域
２を形成する。このＮ形シリコン領域に、深接合のＰ十
形シリコン領域３と浅接合で且つ低濃度のＰ形シリコン
領域４を、交互に適切な間隔で形成し、酸化膜５の開口
を利用してＡｆｌ金属層６を形成後、下部のＮ＋シリコ
ン基板ｌにクロム金属層７を形成する。そして、スイッ
チング速度の低下を補う目的で電子線を照射する。
逆回復時のピーク電流はＰｎ接合に逆電圧が印加された
瞬間に生じる。即ち空間電荷領域がＰｎ接合から拡がろ
うとする瞬間に発生する為、Ｐｎ接合近傍の蓄積キャリ
ア、つまりＰ層からＮ層へ注入するホールの量を少なく
すれば逆回復時のピーク電流を低減する事ができる。そ
の為、本発明で提供する半導体装置は、浅接合で且つ低
濃度の２層４を適切な間隔で形成している。
瞬間に生じる。即ち空間電荷領域がＰｎ接合から拡がろ
うとする瞬間に発生する為、Ｐｎ接合近傍の蓄積キャリ
ア、つまりＰ層からＮ層へ注入するホールの量を少なく
すれば逆回復時のピーク電流を低減する事ができる。そ
の為、本発明で提供する半導体装置は、浅接合で且つ低
濃度の２層４を適切な間隔で形成している。
また、深接合のＰ＋層３と上記の浅接合で且つ低濃度の
２層４を交互に配置している為、第３図に示す如くＮ層
厚みの大きい領域ａとＮ層厚みの小さい領域すが形成さ
れる。Ｐｎ接合に逆電圧が印加された際、Ｎ層厚みの小
さい領域す内のキャリアは急激に減少するが、Ｎ層厚み
の大きい領域ａに存在するキャリアは、Ｎ層厚みの小さ
い領域のキャリアよりも遅れて緩やかに減少する為、逆
回復時のｄ ｉ ／ ｄ ｔがリフトリカバリな特性と
なる。
２層４を交互に配置している為、第３図に示す如くＮ層
厚みの大きい領域ａとＮ層厚みの小さい領域すが形成さ
れる。Ｐｎ接合に逆電圧が印加された際、Ｎ層厚みの小
さい領域す内のキャリアは急激に減少するが、Ｎ層厚み
の大きい領域ａに存在するキャリアは、Ｎ層厚みの小さ
い領域のキャリアよりも遅れて緩やかに減少する為、逆
回復時のｄ ｉ ／ ｄ ｔがリフトリカバリな特性と
なる。
第５図は本実施例によって製作された素子と従来のプレ
ーナ構造の高速形ダイオード素子の逆回復時の電流波形
を比較したものである。Ａが本実施例によって製作され
た素子の逆回復時の電流波形であり、従来素子のＢに比
較して逆回復時のピーク電流が小さく、ｄ ｉ ／ ｄ
ｔがリフトリカバリとなっているのがわかる。
ーナ構造の高速形ダイオード素子の逆回復時の電流波形
を比較したものである。Ａが本実施例によって製作され
た素子の逆回復時の電流波形であり、従来素子のＢに比
較して逆回復時のピーク電流が小さく、ｄ ｉ ／ ｄ
ｔがリフトリカバリとなっているのがわかる。
上記において、浅接合で且つＰ層を低濃度化すると、蓄
積キャリアが減少する為順方向電圧が増大傾向となる。
積キャリアが減少する為順方向電圧が増大傾向となる。
従って順方向電圧の増大を抑制する為に、本発明の特徴
である面方位を変更したＮ＋シリコン基板上にエピタキ
シャル成長でＮ形シリコンを形成し、Ｎ＋／Ｎ接合を急
峻化とする。
である面方位を変更したＮ＋シリコン基板上にエピタキ
シャル成長でＮ形シリコンを形成し、Ｎ＋／Ｎ接合を急
峻化とする。
第４図に示すＢは面方位を変更しないＮ＋シリコン基板
にエピタキシャル成長でＮ形シリコンを形成した場合の
Ｎ＋／Ｎ接合の濃度プロファイルを示し、Ａが本発明に
係わる面方位を変更したＮ＋シリコン基板上にエピタキ
シャル成長でＮ形シリコンを形成した場合であり、Ｎ＋
／Ｎ接合が急峻となっているのがわかる。このＮ 十／
Ｎ接合の急峻化により、電子の注入効率が上がり内部
トータルとしての蓄積キャリアを確保する事ができ、順
方向電圧の増大を抑制する事ができる。
にエピタキシャル成長でＮ形シリコンを形成した場合の
Ｎ＋／Ｎ接合の濃度プロファイルを示し、Ａが本発明に
係わる面方位を変更したＮ＋シリコン基板上にエピタキ
シャル成長でＮ形シリコンを形成した場合であり、Ｎ＋
／Ｎ接合が急峻となっているのがわかる。このＮ 十／
Ｎ接合の急峻化により、電子の注入効率が上がり内部
トータルとしての蓄積キャリアを確保する事ができ、順
方向電圧の増大を抑制する事ができる。
また更に、Ｎ＋／Ｎ接合が急峻化された事により、Ｐｎ
接合に逆電圧が印加された際、Ｐ層から注入されるホー
ルと再結合するＮ層内部の残存キャリアが減少する為、
逆回復時のピーク電流の低減が顕著となる。
接合に逆電圧が印加された際、Ｐ層から注入されるホー
ルと再結合するＮ層内部の残存キャリアが減少する為、
逆回復時のピーク電流の低減が顕著となる。
第６図に本発明の特徴とするＮ＋シリコン基板のオフア
ングル（スライシング角度）を変えた場合の逆回復時の
ピーク電流値の変化を示す。第６図から明らかなように
、Ｎ＋シリコン基板のオフファングルを３度〜Ｓ度の範
囲に設定する事により、面方位を変更しない（基板オフ
アングル０度）場合に比較して、逆回復時のピーク電流
を約ｌ／３に低減する事ができる。従って、順方向電圧
の増大を抑制し、且つ逆回復特性の良好な半導体装置を
提供することができる。
ングル（スライシング角度）を変えた場合の逆回復時の
ピーク電流値の変化を示す。第６図から明らかなように
、Ｎ＋シリコン基板のオフファングルを３度〜Ｓ度の範
囲に設定する事により、面方位を変更しない（基板オフ
アングル０度）場合に比較して、逆回復時のピーク電流
を約ｌ／３に低減する事ができる。従って、順方向電圧
の増大を抑制し、且つ逆回復特性の良好な半導体装置を
提供することができる。
尚、Ｎ＋／Ｎ接合の急峻化は、Ｎ＋／Ｎウェハ貼り合せ
等の手段においても実現可能な方法である。
等の手段においても実現可能な方法である。
〔発明の効果１
本発明によれば、順方向電圧の増大を抑制し、且つ逆回
復時のピーク電流の低減と逆回復時のｄｉ／ｄｔをリフ
トリカバリ化できる効果がある。
復時のピーク電流の低減と逆回復時のｄｉ／ｄｔをリフ
トリカバリ化できる効果がある。
第１図は従来のプレーナ構造の高速形ダイオードの縦断
面図、第２図はダイオードの逆回復時の′電流波形図、
第３図は本発明の一実施例の高速形ダイオードの縦断面
図、第４図は本発明の半導体装置と従来の半導体装置の
Ｎ＋／Ｎ接合を比較して示す濃度プロファイル図、第５
図は本発明の半導体装置と従来の半導体装置の逆回復時
の電流波形を比較して示す特性図、第６図は本発明の半
導体装置に於いて基板オフアングルを変えた場合の逆回
復時のピーク電流値の変化を示す特性図である。 １・・・半導体基板、２・・・エピタキシャル層、３・
・・Ｐ中層、４・・・Ｐ層、６，７・・・金属層。 １１図 第２図 第３図 第４図 第５図 →晴間Ｃ刀Ｓ） 第６図 一基板オ７７ン７゛ル（廖）
面図、第２図はダイオードの逆回復時の′電流波形図、
第３図は本発明の一実施例の高速形ダイオードの縦断面
図、第４図は本発明の半導体装置と従来の半導体装置の
Ｎ＋／Ｎ接合を比較して示す濃度プロファイル図、第５
図は本発明の半導体装置と従来の半導体装置の逆回復時
の電流波形を比較して示す特性図、第６図は本発明の半
導体装置に於いて基板オフアングルを変えた場合の逆回
復時のピーク電流値の変化を示す特性図である。 １・・・半導体基板、２・・・エピタキシャル層、３・
・・Ｐ中層、４・・・Ｐ層、６，７・・・金属層。 １１図 第２図 第３図 第４図 第５図 →晴間Ｃ刀Ｓ） 第６図 一基板オ７７ン７゛ル（廖）
Claims (1)
- 【特許請求の範囲】 １、Ｐｎダイオード及びショットキバリアダイオードに
おいて、少なくとも結晶主面が（１００）の半導体基板
を有し＜０１０＞方向に傾斜を付けた事を特徴とする半
導体装置。 ２、請求項１において傾斜角度を３度から５度の範囲で
面方位を傾斜させた事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32917990A JP3169604B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32917990A JP3169604B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206576A true JPH04206576A (ja) | 1992-07-28 |
| JP3169604B2 JP3169604B2 (ja) | 2001-05-28 |
Family
ID=18218535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32917990A Expired - Fee Related JP3169604B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169604B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187192A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6505625B2 (ja) | 2016-03-16 | 2019-04-24 | 株式会社東芝 | 半導体装置 |
-
1990
- 1990-11-30 JP JP32917990A patent/JP3169604B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014187192A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3169604B2 (ja) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010677B1 (ko) | 반도체장치 | |
| EP2315256B1 (en) | Gallium nitride based tunnel diodes with low forward voltage and low reverse current operation | |
| JP2005508086A5 (ja) | ||
| KR920005395A (ko) | 광전장치 | |
| US4048627A (en) | Electroluminescent semiconductor device having a restricted current flow | |
| JPH04206576A (ja) | 半導体装置 | |
| KR20040042311A (ko) | 반도체 엘이디 소자 | |
| JPH06268202A (ja) | 高耐圧炭化珪素ショットキ−・ダイオ−ド | |
| US20050023605A1 (en) | High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance | |
| JPH0324767A (ja) | 半導体整流装置 | |
| KR20030091659A (ko) | 반도체장치 및 그 제조방법 | |
| JPS62115880A (ja) | Ｐｎ接合素子 | |
| JPH02196474A (ja) | 半導体受光素子 | |
| EP1274133A3 (en) | Thin-film crystal wafer having a pn junction and its manufacturing method | |
| JP2006005168A (ja) | ショットキバリアダイオード | |
| JPH04233281A (ja) | 半導体装置 | |
| US20040104384A1 (en) | Growth of high temperature, high power, high speed electronics | |
| JPH06177365A (ja) | ショットキバリアダイオ−ド | |
| JPH0613654A (ja) | 半導体発光素子及びその製造方法 | |
| JPS5913378A (ja) | ツエナ−ダイオ−ド | |
| WO2023032455A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体基板 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| KR100278787B1 (ko) | 실리콘 카바이드 쇼트키 바리어 다이오드 소자 및 그 제조방법 | |
| JPS58155769A (ja) | 半導体整流ダイオ−ド | |
| JPH05275719A (ja) | 半導体素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |