JPH04200277A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH04200277A JPH04200277A JP2331146A JP33114690A JPH04200277A JP H04200277 A JPH04200277 A JP H04200277A JP 2331146 A JP2331146 A JP 2331146A JP 33114690 A JP33114690 A JP 33114690A JP H04200277 A JPH04200277 A JP H04200277A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- sine wave
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 8
- 238000013459 approach Methods 0.000 claims description 2
- 239000000872 buffer Substances 0.000 abstract description 36
- 238000000034 method Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 26
- 238000009499 grossing Methods 0.000 description 11
- 238000004804 winding Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
め要約のデータは記録されません。
Description
装置等に使用される、パルス幅変調方式のインバータ装
置に関する。
させるためにインバータ装置を使用することが多くなっ
てきており、例えばエンジンで駆動される交流発電機に
よって商用周波数の交流電力を出力する携帯用電源装置
においては、エンジンを回転数の高い領域にて運転させ
て発電機から高出力の交流電流を得、この交流電流を一
旦直流に変換した後、インバータ装置により商用周波数
の交流に変換して出力するようにした装置が、実開昭5
9−132398号公報等によって知られている。
用途によっては出力波形をできるだけ正弦波に近似した
ものにしたいという要請があり、この要請に応えるべく
上記インバータ装置にノくルス幅変調(PWM)方式を
採用した交流電源装置も検討され始めている(特開昭6
0−82098号公報)。
してこの検出値に基づきフィードバック制御を行い、出
力電圧を所定値に維持するような制御が行われていた。
ように、出力電圧をトランスを介して検出し、この検出
値に基づきフィードバック制御を行なうか、又はローパ
スフィルタから成る出力回路の前段にRCフィルタを挿
入し、このRCフィルタからインバータ出力を検出し、
このインバータ出力に基づきフィードバック制御を行な
うようになされていた。
ンスを介して検出する前者の方法では、出力電圧がオフ
セットしていた場合、そのオフセット分を検出できず、
従って出力電圧のオフセット分をフィードバック補正す
ることができない。
方法では、ローパスフィルタを介した後の実際の出力電
圧を検出していないため、実際の出力電圧の波形歪みに
応じたフィードバック制御が行なえず、出力電圧の波形
歪みを正確に補正することができないという問題があっ
た。
波形歪みを正確に補正すると同時に、出力電圧の直流オ
フセット分等を補正することのできるインバータ装置を
提供することを目的とする。
路の出力をスイッチング制御するスイ・ソチング装置と
、所定周波数の正弦波基準信号を出力する正弦波出力回
路と、この正弦波基準信号をパルス幅変調してPWM信
号を出力するパルス幅変調回路と、このパルス幅変調回
路から出力されるPWM信号に基づいて前記スイッチン
グ装置をスイッチング動作させるスイッチング制御回路
と、前記スイッチング装置に接続され、正弦波状の交流
電力を1組の出力端子を介して出力する出力回路とを有
するインバータ装置において、前記1組の各出力端子に
現れるそれぞれの出力電圧波形を比較して差動増幅する
ことにより各出力波形の差を検出する検出回路と、前記
正弦波基準信号をこの検出回路で検出された信号で補正
して前記パルス幅変調回路に供給することにより、前記
各出力端子に現れる交流電圧を正弦波に近づけるように
補正する補正回路とから構成されることを特徴とするイ
ンバータ装置が提供される。
しを直接比較して差動増幅することにより各出力電圧波
形の差を検出し、正弦波基準信号をこの検出された信号
で補正してパルス幅変調回路に供給する。該パルス幅変
調回路では、補正された正弦波基準信号をパルス幅変調
してPWM信号を出力し、スイッチング装置がこのPW
M信号に基づいてスイッチング装置を動作させ、入力し
た直流電流をスイッチング制御する。これにより出力回
路の交流出力電圧は、波形の歪みや直流オフセット分等
が減少して、より正弦波に近づくように補正される。
。
用交流電源装置の全体構成図であり、第1図(a)中1
.2はそれぞれ交流発電機の固定子に独立して巻装され
た出力巻線であり、1は三相出力巻線、2は単相補助巻
線である。また回転子(図示せず)には多極の永久磁石
の磁極が形成されており、エンジン(図示せず)によっ
て回転駆動されるように構成されている。三相出力巻線
1の出力端は3つのサイリスタと3つのダイオードとで
構成されるブリッジ整流回路3に接続され、ブリッジ整
流回路3の出力端は平滑回路4に接続される。そしてこ
のブリッジ整流回路3と平滑回路4とで直流電源回路が
構成されている。
Fを有する定電圧供給装置5に接続される。
回路5aから成り、単相補助巻線2からの−の方向の電
流に対しては一方の組の各回路が働き、反対の方向の電
流に対しては他方の組の各回路が働き、これによって出
力端子E、Fに夫々正負の定電圧が出力される。
電圧供給装置5の正極出力端子Eに接続され、他端が平
滑回路4の正極側端子とともに接地される。サイリスタ
制御回路6の信号入力端は平滑回路4の負極側端子に、
信号出力端はブリッジ整流回路3の各サイリスタのゲー
ト入力回路に接続される。
ブリッジ整流回路3で整流され、続く平滑回路4で平滑
されて直流電力に変換されると共に、平滑回路4での直
流電圧の変動がサイリスタ制御回路6で検出され、その
検出信号に基づいてブリッジ整流回路3の各サイリスタ
の導通角を制御することにより平滑回路4の出力電圧が
安定に維持されるようなフィードバック制御が行われて
いる。
な説明は、本出願人による特願平1−230908号及
び実願平1−85360号に開示されているのでここで
は省略する。
バータ7は、スイッチング装置である4つのFET (
電界効果トランジスタ)Ql〜Q4から成るブリッジ回
路で構成される。FETQI〜Q4の各ゲート端子に接
続される駆動信号回路に関しては後述する。
FETQ2、Q3の接続点)は出力回路であるローパス
フィルタ8を介して負荷(図示せず)が接続される出力
端子9.9′に接続される。
ように接続され、インバータ7の出力のうちの低周波分
(本実施例では商用周波数)の交流電流を通過させるこ
とにより、出力端子9.9′から負荷へ商用周波数の電
力を供給するように構成されている。
第1図(b)に示した抵抗R1,R2の直列回路及び抵
抗R3,R4の直列回路の各一端に接続される。一方こ
れら抵抗直列回路の各他端は定電圧供給装置5の正極出
力端子Eに接続される。抵抗R1,R2の接続点及び抵
抗R3,R4の接続点は夫々抵抗R1,0,R11を介
して差動アンプ101のプラス側入力端子及びマイナス
側入力端子に接続されるとともに、上記2つの接続点間
には高周波成分カット用のコンデンサC2が接続される
。差動アンプ101を構成するオペアンプのプラス側入
力端子は高周波成分カット用のコンデンサC3を介して
接地される。なお、抵抗R1〜R4,コンデンサC2,
差動アンプlotによって検出回路が構成される。
正弦波を発生する正弦波発振器である。この正弦波発振
器102の出力及び差動アンプ101の出力は夫々差動
アンプ103(補正回路)のマイナス側入力端子及びプ
ラス側入力端子に接続される。
で発振される矩形波の周期は、後述のインノく−タバッ
フ7106の応答時間、約50nsecより大きい値に
設定する。この値は従来のコンノくレータの応答時間、
約1μsecに比べ格段に速いものであり、従って当該
矩形波の周波数は従来のPWM搬送波(三角波)の周波
数よりも格段に高く設定することができる。
れる。積分回路105の出力端と差動アンプ103の出
力端とは互いに接続されて重畳信号形成回路を構成し、
インバータバッファ10Bに接続される。インバータバ
ッファ106は所定のしきい値(スレッシュホルドレベ
ル)を有し、当該しきい値を越えたレベルの信号が入力
したときは低レベルの信号を出力し、一方当該しきい値
以下のレベルの信号が入力したときは高レベルの信号を
出力するものであり、ゲート端子からの入力信号に対し
固定されたしきい値を有する、例えばC−MOSゲート
のスレッシュホールドレベルを有するバッファ用のIC
で構成する。
7の一方の入力端に接続される。
ァ10gを介して微分回路110に、及び2連のインバ
ータバッファ109を介して微分回路ttiに夫々接続
される。微分回路110は、入力端と出力端との間に設
けたカップリング用のコンデンサC4と、このコンデン
サC4の出力端と定電圧供給装置5の負極出力端子Fと
の間に設けた、ダイオードDi(アノードを負極出力端
子F側に向けた)と抵抗R5との並列回路から構成され
る。
されたカップリング用のコンデンサC5、ダイオードD
2、抵抗R6とから構成されている。
経てNAND回路107の他方の入力端に接続される。
方の入力端に接続される。微分回路111の出力端はイ
ンバータバッファ113を経てNAND回路114の他
方の入力端に接続される。
ァ115を経て、トランジスタQ5.Q6から成るプッ
シュプル増幅器116に接続される。プッシュプル増幅
器11BのトランジスタQ5のコレクタは定電圧供給装
置5の正極出力端子Eに、トランジスタQ6のコレクタ
は定電圧供給装置5の負極出力端子Fに接続される。
.Q6のエミッタどうしの接続点)はダイオードD3の
アノードとダイオードD4のカソードとの接続点に接続
される。ダイオードD3のカソードは定電圧供給装置5
の正極出力端子Eに、ダイオードD4のアノードは定電
圧供給装置5の負極出力端子Fに接続される。ダイオー
ドD3、D4は後述のパルストランスで発生するサージ
を吸収するためのものである。
との接続点は、低周波成分カット用のコンデンサC6を
介してパルストランスA、Cの一次側コイルL3.L4
の各一端に接続される。これら−次側コイルL3.L4
の各他端は定電圧供給装置5の負極出力端子Fに接続さ
れる。コンデンサC6は、周波数の高いPWM搬送周波
数信号のみを通し、低周波成分は通さないような定数値
に設定される。
117を経た後、上記同様、トランジスタQ7゜Q8か
ら成るプッシュプル増幅器■18に接続され、プッシュ
プル増幅器118の出力端はダイオードD5のアノード
とダイオードD6のカソードとの接続点;こ接続される
。この接続点は、上述のコンデンサC6と同様にPWM
搬送周波数信号のみを通し、低周波成分は通さないよう
な定数値に設定されたコンデンサC7を介してパルスト
ランスB。
ート端子に接続される駆動信号回路について説明する。
のコンデンサC8、抵抗R8とダイオードD7との並列
回路を経てFETQIのゲート端子に接続され、一方パ
ルストランスAの二次側の他端はFETQIのソース端
子に接続される。コンデンサC8と、抵抗R8、ダイオ
ードD7から成る並列回路との接続点は、ツェナーダイ
オードD8.D9を介してパルストランスAの二次側の
前記他端に接続される。ダイオードD7はアノードがF
ETQIのゲート端子側になるように、またツェナーダ
イオードD8.D9は互いのアノードどうしが向き合う
ように接続される。
ETQ2〜Q4のゲート端子との間にも、パルストラン
スAの二次側とFETQIのゲート端子との間に設けら
れた回路と全く同様な回路が設けられる。
、ローパスフィルタ8、及び第1図(b)の回路装置)
の作動を、第2図乃至第5図に示す信号波形を参照して
以下に詳述する。
のゲート端子には後述するパルス幅変調(PWM)信号
が入力され、このPWM信号に応じてFETQI、QB
及びFETQ2.Q4を交互に導通させることにより平
滑回路4の出力をスイッチング制御してローパスフィル
タ8へ出力する。ローパスフィルタ8は高周波成分をカ
ットして商用周波数の交流電力を出力端子9,9′から
負荷に供給する。
れる出力電圧の波形は、それぞれが電圧分割抵抗R1,
R2及びR3,R4を経た後、差動アンプ101にて比
較され、その差、即ち出力電圧の波形の歪みあるいはオ
フセット成分を含んだ交流信号として検出し、この検出
信号を増幅して差動アンプ103に出力する。出力端子
9,9′に現れる出力電圧の波形どうしを直接比較する
ため出力電圧の波形の歪みが精度よく検出できる。なお
、コンデンサC2,CBにより当該差信号から高周波成
分が除かれるとともに、コンデンサC3は差動アンプ1
03に加わる外乱をも除去する。
商用周波数の正弦波信号と差動アンプ101から入力さ
れる出力電圧の波形の歪みあるいは直流オフセット分等
を含んだフィードバック信号とを比較し、このフィード
バック信号によって振幅基準レベルを補正された商用周
波数の正弦波信号(第2図b”)を出力する。この補正
された正弦波信号に基づき後述のようにPWM信号をつ
くるため、インバータバッファ106のしきい値のバラ
ツキ、各種構成部品の温度特性のバラツキ等に起因して
発生する前記出力電圧の波形の歪みや直流オフセット成
分等を減少させて、出力波形をより正弦波に近づけるこ
とが可能となる。
a)は積分回路105で積分されて三角波信号(第2図
b′及び第3図b−)が形成される。
た正弦波信号b”とが重畳されて重畳信号(第2図b)
が形成され、インバータバッファ106に入力される。
示す破線)を越えるレベルの信号が入力したときには低
レベルの信号を出力し、一方しきい値以下のレベルの信
号が入力したときには高レベルの信号を出力する(第2
図C)。
し、正弦波信号b”によりパルス幅変調されたパルス幅
変調(PWM)信号となる。次に、このパルス幅変調信
号CからNAND回路114の出力信号iにいたるまで
の説明をする。なお、この部分の説明においてはこのP
WM信号を簡略化して第3図Cに示すように同一のパル
ス幅にて示している。
a)は、インバータバッファ108で反転された後、微
分回路11Oで微分処理され、第3図dに示すような信
号になる。即ち、矩形波信号(第3図g)の立下がり時
には抵抗R5を経てコンデサC4が充電されて第3図g
に示す正側の微分出力立上がり時にはダイオードD1を
経てコンデサC4が放電されて負側の微分出力が現れる
。
12で、しきい値(第3図gに示す破線)を基準に反転
増幅されて第3図eに示すような信号となる。このイン
バータバッファ112の出力信号(第3図e)とインバ
ータバッファ10Bの出力信号(第3図C)とがNAN
D回路107に入力され、NAND回路107は第3図
りに示す信号を出力する。
第3図g)は、2連のインバータバッファ109を経た
後、微分回路111て微分処理され、第3図fに示すよ
うな信号になる。この微分処理された信号はインバータ
バッファ113でしきい値(第3図fに示す破線)を基
準に反転増幅されて第3図gに示すような信号となる。
処理動作は前述の微分回路110及びインバータバッフ
ァ112での動作と同様である。
号(第3図h)とインバータバッファ113の出力信号
(第3図g)とか人力し、NAND回路114は第3図
1に示すような信号を出力する。
る負荷の影響等に起因して出力電圧波形に歪みが発生し
た場合等においては、この出力波形を正弦波に近付ける
ようなフィードバック制御がかけられのであるが、電動
機負荷を接続した場合等のように一時的にしろ、大変大
きな波形歪みが発生した場合においては差動アンプ10
3から出力される正弦波信号(第2図b°°)の振幅が
、差動アンプ101からのフィードバック信号によって
補正されるために三角波信号の振幅よりも大きくなる場
合があり得る。その結果、重畳信号(第2図b)がしき
い値(第2図すの破線)から継続してに外れ続けること
になると、この間はインバータバッファ10Bの出力が
高レベルのまま(重畳信号の最大値がしきい値以下)、
または低レベルのまま(重畳信号の最小値がしきい値以
上)になってしまい、直流出力となるため、パルストラ
ンスで信号伝達ができなくなるが、本発明においては、
インバータバッファLL2.113の出力信号によって
このような支障が生じないように構成している。
まになった場合(第4図C)、この場合でもインバータ
バッファ112及び113の出力信号は第4図e及び第
4図gのように変わらないから、NAND回路107の
出力信号のパルス幅はインバータバッファ112の出力
信号eのパルス幅で制限されて第4図りのようになり、
従ってNAND回路114の出力信号は第4図gのよう
になる。
になった場合(第5図C)、この場合でもインバータバ
ッファ112及び113の出力信号は第5図e及び第5
図gのように変わらないからNAND回路107の出力
信号は第5図りのようになり、従ってNAND回路11
4の出力信号のパルス幅はインバータバッファ113の
出力信号gのパルス幅で制限されて第5図1のようにな
る。従って、出力電圧の波形の大きな歪みやオフセット
か発生した場合にも、PWM信号として最小パルス幅の
パルス列(第4図gあるいは第5図1)かNAND回路
114から出力され続ける。このフェイルセーフ処理に
より、インバータを作動させ続けることができる。
号について説明する。このPWM信号は、2連のインバ
ータバッファ115を経た後、プッシュプル増幅器11
Bでプッシュプル増幅され、その後低周波成分カット用
のコンデンサC6へ供給される。
に対し振幅一定のPWM信号であるが、この信号の平均
電圧(積分値)は、正弦波発振器102からの正弦波と
同一の周期で変化しており、従ってこのPWM信号は当
該正弦波と同一の周波数(商用周波数)成分を含んでい
る。
用周波数信号を通さず、高周波信号であるPWM搬送周
波数信号のみを通すので、PWM信号がコンデンサC6
を通過後は、第2図jに示すように、商用周波数成分と
は逆相にパルス列全体か上下して平均電圧が常時零であ
るパルス信号列に変換される。この平均電圧が常時零で
あるパルス信号列がパルストランスA、 Cの各−次
コイルL3.L4に供給される。従ってパルストランス
A、Cを構成するトランスコアには、商用周波数成分に
よる磁気飽和の悪影響がほとんどなくなり、PWM搬送
周波数で磁気飽和しない程度の小形サイズのもので構成
することが可能となる。
(第2図jに示す信号とほぼ同じ)は、双方向電圧規制
回路であるツェナーダイオードD8、D9の各降伏電圧
と比較され、当該出力パルス信号が正極方向又は負極方
向においてこれら各降伏電圧を越えたときにツェナーダ
イオードD8又はD9が導通して出力パルス信号の電圧
規制を行うとともに、コンデンサC8が充放電され、コ
ンデンサC8の両端には、出力パルス信号か正極方向又
は負極方向において各降伏電圧を越えた分による平均電
圧(これは商用周波数を有する)が現れる。従って、F
ETQIのゲート・ソース間には、商用周波数を有する
コンデンサC8の両端電圧と、パルストランスAの2次
コイルから出力したパルス信号とが重畳した信号、即ち
コンデンサC6を通過前のPWM信号(第2図C)が復
調される。FETQlは、PWM信号の正極パルス信号
がゲート端子に入力されている間に対応して導通ずる。
に対し十分大きな値、抵抗R7の定数は、パルストラン
スAとコンデンサC8とが共振しないQに抑えることの
できる値を選定する。抵抗R8はFETQIのスイッチ
ング速度を調整するものであり、またダイオードD7は
、FETQIのゲート端子に加えられていた電圧が低下
された時にそれまでにFETQIのゲート容量に蓄えら
れた電荷を急速に放電させてFETQIを即座に非導通
にするためのものである。
も上述のパルストランスAの2次コイルから出力したパ
ルス信号と全く同様に処理され、従ってFETQ3のス
イッチングはFETQIと同じタイミングで行われるこ
とになり、従ってPWM信号の正極パルス入力時にFE
TQI及びQBが導通して平滑回路4から直流電流がロ
ーパスフィルタ8へ供給される。
、インバータバッファ117を経た後、上記プッシュプ
ル増幅器116からFETQI、QBまでの信号回路と
同様の信号処理が行われ、FETQ2゜Q4はこのPW
M信号に応じてスイッチング制御される。但し、インバ
ータバッファ117を経るためPWM信号は、上記プッ
シュプル増幅器116からFETQI、QBまでの回路
に加わるPWM信号とは位相が反転された信号となって
おり、従ってFETQl、QBか導通しているときには
FETQ2.Q4が非導通となり、FETQI、QBが
非導通となっているときにはFETQ2.Q4か導通ず
るようにスイッチング制御される。
号で変調したPWM信号に基づきインバータ7のスイッ
チング制御が行われ、その後インバータ7のスイッチン
グ出力に含まれる搬送周波数成分がローパスフィルタ8
で除かれ、はぼ正弦波に近似した商用周波数の交流電流
が出力端子9゜9 から負荷に供給される。
イッチング制御するスイッチング装置と、所定周波数の
正弦波基準信号を出力する正弦波出力回路と、この正弦
波基準信号をパルス幅変調してPWM信号を出力するパ
ルス幅変調回路と、このペルス幅変調回路から出力され
るPWM信号に基づいて前記スイッチング装置をスイッ
チング動作させるスイッチング制御回路と、前記スイッ
チング装置に接続され、正弦波状の交流電力を1組の出
力端子を介して出力する出力回路とを有するインバータ
装置において、前記1組の各出力端子に現れるそれぞれ
の出力電圧波形を比較して差動増幅することにより各出
力波形の差を検出する検出回路と、前記正弦波基準信号
をこの検出回路で検出された信号で補正して前記パルス
幅変調回路に供給することにより、前記各出力端子に現
れる交流電圧の出力波形を正弦波に近づけるように補正
する補正回路とから構成するので、出力回路の各出力端
子からの出力波形どうしが直接比較され、その結果、波
形歪みが精度よく検出されて出力波形の歪みが正確にフ
ィードバック補正される。さらに、構成部品の温度特性
のバラツキ等に起因してパルス幅変換時等にオフセット
が発生しても、この直流オフセット成分等も一緒に検出
されてフィードバック制御されるため、オフセット成分
も除去されてより正弦波に近似した出力電圧波形を得る
ことができる。
の交流電源装置の全体構成図、第2図及び第3図はイン
バータ装置の各部における信号波形のタイムチャート図
、第4図及び第5図はPWM信号のフェイルセーフ動作
が行われた際のインバータ装置の各部における信号波形
のタイムチャート図である。 7・・・インバータ(スイッチング装置)、 8・・・
ローパスフィルタ(出力回路)、 102・・・正弦波
発振器(正弦波出力回路)、 103・・・差動アンプ
(補正回路) 、106・・・インバータバッファ(パ
ルス幅変調回路)、 R1へR4,C2,101・・・
抵抗、コンデンサ、差動アンプ(検出回路)、105・
・・積分回路(三角波出力回路)。 出願人 本田技研工業株式会社
Claims (1)
- 【特許請求の範囲】 1、直流電源回路の出力をスイッチング制御するスイッ
チング装置と、所定周波数の正弦波基準信号を出力する
正弦波出力回路と、この正弦波基準信号をパルス幅変調
してPWM信号を出力するパルス幅変調回路と、このパ
ルス幅変調回路から出力されるPWM信号に基づいて前
記スイッチング装置をスイッチング動作させるスイッチ
ング制御回路と、前記スイッチング装置に接続され、正
弦波状の交流電力を1組の出力端子を介して出力する出
力回路とを有するインバータ装置において、前記1組の
各出力端子に現れるそれぞれの出力電圧波形を比較して
差動増幅することにより各出力波形の差を検出する検出
回路と、前記正弦波基準信号をこの検出回路で検出され
た信号で補正して前記パルス幅変調回路に供給すること
により、前記各出力端子に現れる交流電圧の出力波形を
正弦波に近づけるように補正する補正回路とから構成さ
れることを特徴とするインバータ装置。 2、前記正弦波基準信号よりも高い周波数の三角波信号
を出力する三角波出力回路と、この三角波出力回路から
の出力信号および前記補正回路からの補正された正弦波
基準信号を重畳して重畳信号を形成し前記パルス幅変調
回路に出力する重畳信号形成回路とから成り、前記パル
ス幅変調回路は、前記重畳信号形成回路からの重畳信号
をしきい値固定の増幅回路で増幅することによりパルス
幅変調してPWM信号を出力することを特徴とする請求
項1記載のインバータ装置。 3、前記補正回路は、前記正弦波基準信号を前記検出回
路で検出された信号と比較し差動増幅する差動増幅器か
ら成ることを特徴とする請求項1又は2記載のインバー
タ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2331146A JP2934679B2 (ja) | 1990-11-29 | 1990-11-29 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2331146A JP2934679B2 (ja) | 1990-11-29 | 1990-11-29 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04200277A true JPH04200277A (ja) | 1992-07-21 |
JP2934679B2 JP2934679B2 (ja) | 1999-08-16 |
Family
ID=18240390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2331146A Expired - Lifetime JP2934679B2 (ja) | 1990-11-29 | 1990-11-29 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2934679B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0511796U (ja) * | 1991-07-24 | 1993-02-12 | 澤藤電機株式会社 | 給電装置 |
JP2007151225A (ja) * | 2005-11-24 | 2007-06-14 | Shindengen Electric Mfg Co Ltd | インバータ電源装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488704B (zh) * | 2009-02-26 | 2012-02-08 | 威盛电子股份有限公司 | 控制电路及驱动系统 |
-
1990
- 1990-11-29 JP JP2331146A patent/JP2934679B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0511796U (ja) * | 1991-07-24 | 1993-02-12 | 澤藤電機株式会社 | 給電装置 |
JP2007151225A (ja) * | 2005-11-24 | 2007-06-14 | Shindengen Electric Mfg Co Ltd | インバータ電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2934679B2 (ja) | 1999-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5255179A (en) | Switched mode power supply for single-phase boost commercial AC users in the range of 1 kw to 10 kw | |
JPH04183275A (ja) | パルス幅変調制御装置 | |
US5229929A (en) | Output peak current correction for PWM invertors | |
US5239253A (en) | Portable engine generator | |
JPH0522836A (ja) | 電源装置 | |
JP2688660B2 (ja) | インバータ装置 | |
US5309345A (en) | Invertor device | |
JPH04200277A (ja) | インバータ装置 | |
JP2934689B2 (ja) | インバータ装置 | |
JP2688661B2 (ja) | インバータ装置 | |
JP2986200B2 (ja) | インバータ装置 | |
JP3173677B2 (ja) | インバータ制御式発電機 | |
JPH0522837A (ja) | 携帯用電源装置 | |
JP2892862B2 (ja) | インバータ装置 | |
JP3319072B2 (ja) | 電力増幅器 | |
JP2001292577A (ja) | インバータ発電装置 | |
JP2934690B2 (ja) | インバータ装置 | |
JP3192498B2 (ja) | インバータ装置 | |
JP2977604B2 (ja) | インバータ制御式エンジン発電機 | |
JP2565475Y2 (ja) | インバータ装置 | |
JP2557365Y2 (ja) | インバータ装置 | |
JP2934691B2 (ja) | インバータ装置 | |
JPH0823241A (ja) | 電力増幅器 | |
JPH04207973A (ja) | インバータ装置 | |
JPH065393U (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 12 |