JPH04200277A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータ装置に関し、特に携帯用の交流電源
装置等に使用される、パルス幅変調方式のインバータ装
置に関する。

（従来の技術） 近年、携帯用の交流電源装置には、出力周波数を安定化
させるためにインバータ装置を使用することが多くなっ
てきており、例えばエンジンで駆動される交流発電機に
よって商用周波数の交流電力を出力する携帯用電源装置
においては、エンジンを回転数の高い領域にて運転させ
て発電機から高出力の交流電流を得、この交流電流を一
旦直流に変換した後、インバータ装置により商用周波数
の交流に変換して出力するようにした装置が、実開昭５
９−１３２３９８号公報等によって知られている。

ところで、このような交流電源装置において、その使用
用途によっては出力波形をできるだけ正弦波に近似した
ものにしたいという要請があり、この要請に応えるべく
上記インバータ装置にノくルス幅変調（ＰＷＭ）方式を
採用した交流電源装置も検討され始めている（特開昭６
０−８２０９８号公報）。

このような交流電源装置では、一般に、出力電圧を検出
してこの検出値に基づきフィードバック制御を行い、出
力電圧を所定値に維持するような制御が行われていた。

例えば、特開昭６３−１６７６７７号公報に開示される
ように、出力電圧をトランスを介して検出し、この検出
値に基づきフィードバック制御を行なうか、又はローパ
スフィルタから成る出力回路の前段にＲＣフィルタを挿
入し、このＲＣフィルタからインバータ出力を検出し、
このインバータ出力に基づきフィードバック制御を行な
うようになされていた。

（発明が解決しようとする課題） しかしながら、上記従来方法において、出力電圧をトラ
ンスを介して検出する前者の方法では、出力電圧がオフ
セットしていた場合、そのオフセット分を検出できず、
従って出力電圧のオフセット分をフィードバック補正す
ることができない。

またＲＣフィルタからインバータ出力を検出する後者の
方法では、ローパスフィルタを介した後の実際の出力電
圧を検出していないため、実際の出力電圧の波形歪みに
応じたフィードバック制御が行なえず、出力電圧の波形
歪みを正確に補正することができないという問題があっ
た。

本発明は上記事情に鑑みてなされたもので、出力電圧の
波形歪みを正確に補正すると同時に、出力電圧の直流オ
フセット分等を補正することのできるインバータ装置を
提供することを目的とする。

（課題を解決するための手段） 上記目的を達成するために本発明によれば、直流電源回
路の出力をスイッチング制御するスイ・ソチング装置と
、所定周波数の正弦波基準信号を出力する正弦波出力回
路と、この正弦波基準信号をパルス幅変調してＰＷＭ信
号を出力するパルス幅変調回路と、このパルス幅変調回
路から出力されるＰＷＭ信号に基づいて前記スイッチン
グ装置をスイッチング動作させるスイッチング制御回路
と、前記スイッチング装置に接続され、正弦波状の交流
電力を１組の出力端子を介して出力する出力回路とを有
するインバータ装置において、前記１組の各出力端子に
現れるそれぞれの出力電圧波形を比較して差動増幅する
ことにより各出力波形の差を検出する検出回路と、前記
正弦波基準信号をこの検出回路で検出された信号で補正
して前記パルス幅変調回路に供給することにより、前記
各出力端子に現れる交流電圧を正弦波に近づけるように
補正する補正回路とから構成されることを特徴とするイ
ンバータ装置が提供される。

（作用） 出力回路の各出力端子に現れる交流電圧の出力波形どう
しを直接比較して差動増幅することにより各出力電圧波
形の差を検出し、正弦波基準信号をこの検出された信号
で補正してパルス幅変調回路に供給する。該パルス幅変
調回路では、補正された正弦波基準信号をパルス幅変調
してＰＷＭ信号を出力し、スイッチング装置がこのＰＷ
Ｍ信号に基づいてスイッチング装置を動作させ、入力し
た直流電流をスイッチング制御する。これにより出力回
路の交流出力電圧は、波形の歪みや直流オフセット分等
が減少して、より正弦波に近づくように補正される。

（実施例） 以下、本発明の実施例を添付図−面を参照して説明する
。

第１図は、本発明に係るインバータ装置を使用した携帯
用交流電源装置の全体構成図であり、第１図（ａ）中１
．２はそれぞれ交流発電機の固定子に独立して巻装され
た出力巻線であり、１は三相出力巻線、２は単相補助巻
線である。また回転子（図示せず）には多極の永久磁石
の磁極が形成されており、エンジン（図示せず）によっ
て回転駆動されるように構成されている。三相出力巻線
１の出力端は３つのサイリスタと３つのダイオードとで
構成されるブリッジ整流回路３に接続され、ブリッジ整
流回路３の出力端は平滑回路４に接続される。そしてこ
のブリッジ整流回路３と平滑回路４とで直流電源回路が
構成されている。

単相補助巻線２の出力端は、正負両極出力端子Ｅ、　　
Ｆを有する定電圧供給装置５に接続される。

定電圧供給装置５は２組の整流回路、平滑回路、定電圧
回路５ａから成り、単相補助巻線２からの−の方向の電
流に対しては一方の組の各回路が働き、反対の方向の電
流に対しては他方の組の各回路が働き、これによって出
力端子Ｅ、Ｆに夫々正負の定電圧が出力される。

６はサイリスタ制御回路であり、電源入力側の一端が定
電圧供給装置５の正極出力端子Ｅに接続され、他端が平
滑回路４の正極側端子とともに接地される。サイリスタ
制御回路６の信号入力端は平滑回路４の負極側端子に、
信号出力端はブリッジ整流回路３の各サイリスタのゲー
ト入力回路に接続される。

従って、三相出力巻線１から出力された三相交流電力は
ブリッジ整流回路３で整流され、続く平滑回路４で平滑
されて直流電力に変換されると共に、平滑回路４での直
流電圧の変動がサイリスタ制御回路６で検出され、その
検出信号に基づいてブリッジ整流回路３の各サイリスタ
の導通角を制御することにより平滑回路４の出力電圧が
安定に維持されるようなフィードバック制御が行われて
いる。

以上のサイリスタ制御回路による制御動作に関する詳細
な説明は、本出願人による特願平１−２３０９０８号及
び実願平１−８５３６０号に開示されているのでここで
は省略する。

次にインバータ装置について説明する。

平滑回路４の出力端はインバータ７に接続される。イン
バータ７は、スイッチング装置である４つのＦＥＴ　（
電界効果トランジスタ）Ｑｌ〜Ｑ４から成るブリッジ回
路で構成される。ＦＥＴＱＩ〜Ｑ４の各ゲート端子に接
続される駆動信号回路に関しては後述する。

インバータ７の出力端（ＦＥＴＱＩ、Ｑ４の接続点及び
ＦＥＴＱ２、Ｑ３の接続点）は出力回路であるローパス
フィルタ８を介して負荷（図示せず）が接続される出力
端子９．９′に接続される。

ローパスフィルタ８は、負荷に対してコイルＬｌ。

Ｌ２が直列になるように、コンデンサＣ１が並列になる
ように接続され、インバータ７の出力のうちの低周波分
（本実施例では商用周波数）の交流電流を通過させるこ
とにより、出力端子９．９′から負荷へ商用周波数の電
力を供給するように構成されている。

ローパスフィルタ８のコンデンサＣ１の両端Ｇは、夫々
第１図（ｂ）に示した抵抗Ｒ１，Ｒ２の直列回路及び抵
抗Ｒ３，Ｒ４の直列回路の各一端に接続される。一方こ
れら抵抗直列回路の各他端は定電圧供給装置５の正極出
力端子Ｅに接続される。抵抗Ｒ１，Ｒ２の接続点及び抵
抗Ｒ３，Ｒ４の接続点は夫々抵抗Ｒ１，０，Ｒ１１を介
して差動アンプ１０１のプラス側入力端子及びマイナス
側入力端子に接続されるとともに、上記２つの接続点間
には高周波成分カット用のコンデンサＣ２が接続される
。差動アンプ１０１を構成するオペアンプのプラス側入
力端子は高周波成分カット用のコンデンサＣ３を介して
接地される。なお、抵抗Ｒ１〜Ｒ４，コンデンサＣ２，
差動アンプｌｏｔによって検出回路が構成される。

１０２は商用周波数、例えば５０Ｈｚまたは６０Ｈｚの
正弦波を発生する正弦波発振器である。この正弦波発振
器１０２の出力及び差動アンプ１０１の出力は夫々差動
アンプ１０３（補正回路）のマイナス側入力端子及びプ
ラス側入力端子に接続される。

１０４は矩形波発振器であり、この矩形波発振器１０４
で発振される矩形波の周期は、後述のインノく−タバッ
フ７１０６の応答時間、約５０ｎｓｅｃより大きい値に
設定する。この値は従来のコンノくレータの応答時間、
約１μｓｅｃに比べ格段に速いものであり、従って当該
矩形波の周波数は従来のＰＷＭ搬送波（三角波）の周波
数よりも格段に高く設定することができる。

矩形波発振器１０４の出力端は積分回路１０５に接続さ
れる。積分回路１０５の出力端と差動アンプ１０３の出
力端とは互いに接続されて重畳信号形成回路を構成し、
インバータバッファ１０Ｂに接続される。インバータバ
ッファ１０６は所定のしきい値（スレッシュホルドレベ
ル）を有し、当該しきい値を越えたレベルの信号が入力
したときは低レベルの信号を出力し、一方当該しきい値
以下のレベルの信号が入力したときは高レベルの信号を
出力するものであり、ゲート端子からの入力信号に対し
固定されたしきい値を有する、例えばＣ−ＭＯＳゲート
のスレッシュホールドレベルを有するバッファ用のＩＣ
で構成する。

インバータバッファ１０Ｂの出力端はＮＡＮＤ回路１０
７の一方の入力端に接続される。

矩形波発振器１０４の出力端は、更にインバータバッフ
ァ１０ｇを介して微分回路１１０に、及び２連のインバ
ータバッファ１０９を介して微分回路ｔｔｉに夫々接続
される。微分回路１１０は、入力端と出力端との間に設
けたカップリング用のコンデンサＣ４と、このコンデン
サＣ４の出力端と定電圧供給装置５の負極出力端子Ｆと
の間に設けた、ダイオードＤｉ（アノードを負極出力端
子Ｆ側に向けた）と抵抗Ｒ５との並列回路から構成され
る。

なお、微分回路Ｕｔも微分回路１１０と全く同様に配置
されたカップリング用のコンデンサＣ５、ダイオードＤ
２、抵抗Ｒ６とから構成されている。

微分回路１１０の出力端はインバータバッファ１１２を
経てＮＡＮＤ回路１０７の他方の入力端に接続される。

ＮＡＮＤ回路１０７の出力端はＮＡＮＤ回路１１４の一
方の入力端に接続される。微分回路１１１の出力端はイ
ンバータバッファ１１３を経てＮＡＮＤ回路１１４の他
方の入力端に接続される。

ＮＡＮＤ回路１１４の出力端は２連のインバータバッフ
ァ１１５を経て、トランジスタＱ５．Ｑ６から成るプッ
シュプル増幅器１１６に接続される。プッシュプル増幅
器１１ＢのトランジスタＱ５のコレクタは定電圧供給装
置５の正極出力端子Ｅに、トランジスタＱ６のコレクタ
は定電圧供給装置５の負極出力端子Ｆに接続される。

プッシュプル増幅器１１Ｂの出力端（トランジスタＱ５
．Ｑ６のエミッタどうしの接続点）はダイオードＤ３の
アノードとダイオードＤ４のカソードとの接続点に接続
される。ダイオードＤ３のカソードは定電圧供給装置５
の正極出力端子Ｅに、ダイオードＤ４のアノードは定電
圧供給装置５の負極出力端子Ｆに接続される。ダイオー
ドＤ３、Ｄ４は後述のパルストランスで発生するサージ
を吸収するためのものである。

ダイオードＤ３のアノードとダイオードＤ４のカソード
との接続点は、低周波成分カット用のコンデンサＣ６を
介してパルストランスＡ、Ｃの一次側コイルＬ３．Ｌ４
の各一端に接続される。これら−次側コイルＬ３．Ｌ４
の各他端は定電圧供給装置５の負極出力端子Ｆに接続さ
れる。コンデンサＣ６は、周波数の高いＰＷＭ搬送周波
数信号のみを通し、低周波成分は通さないような定数値
に設定される。

またＮＡＮＤ回路１１４の出力端はインバータバッファ
１１７を経た後、上記同様、トランジスタＱ７゜Ｑ８か
ら成るプッシュプル増幅器■１８に接続され、プッシュ
プル増幅器１１８の出力端はダイオードＤ５のアノード
とダイオードＤ６のカソードとの接続点；こ接続される
。この接続点は、上述のコンデンサＣ６と同様にＰＷＭ
搬送周波数信号のみを通し、低周波成分は通さないよう
な定数値に設定されたコンデンサＣ７を介してパルスト
ランスＢ。

Ｄの一次側コイルＬ５．Ｌ６の各一端に接続される。

第１図＜ａ）に戻って、Ｆ　Ｅ　ＴＱ　１〜Ｑ４の各ゲ
ート端子に接続される駆動信号回路について説明する。

パルストランスＡの二次側の一端は、抵抗Ｒ７、復調用
のコンデンサＣ８、抵抗Ｒ８とダイオードＤ７との並列
回路を経てＦＥＴＱＩのゲート端子に接続され、一方パ
ルストランスＡの二次側の他端はＦＥＴＱＩのソース端
子に接続される。コンデンサＣ８と、抵抗Ｒ８、ダイオ
ードＤ７から成る並列回路との接続点は、ツェナーダイ
オードＤ８．Ｄ９を介してパルストランスＡの二次側の
前記他端に接続される。ダイオードＤ７はアノードがＦ
ＥＴＱＩのゲート端子側になるように、またツェナーダ
イオードＤ８．Ｄ９は互いのアノードどうしが向き合う
ように接続される。

各パルストランスＢ、Ｃ，Ｄの二次側と、対応する各Ｆ
ＥＴＱ２〜Ｑ４のゲート端子との間にも、パルストラン
スＡの二次側とＦＥＴＱＩのゲート端子との間に設けら
れた回路と全く同様な回路が設けられる。

以上のように構成されたインバータ装置（インバータ７
、ローパスフィルタ８、及び第１図（ｂ）の回路装置）
の作動を、第２図乃至第５図に示す信号波形を参照して
以下に詳述する。

インバータ７のＦＥＴＱＩ、ＱＢ及びＦＥＴＱ２、Ｑ４
のゲート端子には後述するパルス幅変調（ＰＷＭ）信号
が入力され、このＰＷＭ信号に応じてＦＥＴＱＩ、ＱＢ
及びＦＥＴＱ２．Ｑ４を交互に導通させることにより平
滑回路４の出力をスイッチング制御してローパスフィル
タ８へ出力する。ローパスフィルタ８は高周波成分をカ
ットして商用周波数の交流電力を出力端子９，９′から
負荷に供給する。

出力端子９に現れる出力電圧の波形と出力端子９′に現
れる出力電圧の波形は、それぞれが電圧分割抵抗Ｒ１，
Ｒ２及びＲ３，Ｒ４を経た後、差動アンプ１０１にて比
較され、その差、即ち出力電圧の波形の歪みあるいはオ
フセット成分を含んだ交流信号として検出し、この検出
信号を増幅して差動アンプ１０３に出力する。出力端子
９，９′に現れる出力電圧の波形どうしを直接比較する
ため出力電圧の波形の歪みが精度よく検出できる。なお
、コンデンサＣ２，ＣＢにより当該差信号から高周波成
分が除かれるとともに、コンデンサＣ３は差動アンプ１
０３に加わる外乱をも除去する。

差動アンプ１０３は正弦波発振器１０２から入力される
商用周波数の正弦波信号と差動アンプ１０１から入力さ
れる出力電圧の波形の歪みあるいは直流オフセット分等
を含んだフィードバック信号とを比較し、このフィード
バック信号によって振幅基準レベルを補正された商用周
波数の正弦波信号（第２図ｂ”）を出力する。この補正
された正弦波信号に基づき後述のようにＰＷＭ信号をつ
くるため、インバータバッファ１０６のしきい値のバラ
ツキ、各種構成部品の温度特性のバラツキ等に起因して
発生する前記出力電圧の波形の歪みや直流オフセット成
分等を減少させて、出力波形をより正弦波に近づけるこ
とが可能となる。

矩形波発振器１０４から出力された矩形波信号（第３図
ａ）は積分回路１０５で積分されて三角波信号（第２図
ｂ′及び第３図ｂ−）が形成される。

この三角波信号ｂ゛と差動アンプ１０３からの補正され
た正弦波信号ｂ”とが重畳されて重畳信号（第２図ｂ）
が形成され、インバータバッファ１０６に入力される。

インバータバッファ１０６では、しきい値（第２図すに
示す破線）を越えるレベルの信号が入力したときには低
レベルの信号を出力し、一方しきい値以下のレベルの信
号が入力したときには高レベルの信号を出力する（第２
図Ｃ）。

この出力パルス列信号Ｃは、三角波信号ｂ′を搬送波と
し、正弦波信号ｂ”によりパルス幅変調されたパルス幅
変調（ＰＷＭ）信号となる。次に、このパルス幅変調信
号ＣからＮＡＮＤ回路１１４の出力信号ｉにいたるまで
の説明をする。なお、この部分の説明においてはこのＰ
ＷＭ信号を簡略化して第３図Ｃに示すように同一のパル
ス幅にて示している。

矩形波発振器１０４から出力された矩形波信号（第３図
ａ）は、インバータバッファ１０８で反転された後、微
分回路１１Ｏで微分処理され、第３図ｄに示すような信
号になる。即ち、矩形波信号（第３図ｇ）の立下がり時
には抵抗Ｒ５を経てコンデサＣ４が充電されて第３図ｇ
に示す正側の微分出力立上がり時にはダイオードＤ１を
経てコンデサＣ４が放電されて負側の微分出力が現れる
。

微分回路１１０からの出力信号はインバータバッファ１
１２で、しきい値（第３図ｇに示す破線）を基準に反転
増幅されて第３図ｅに示すような信号となる。このイン
バータバッファ１１２の出力信号（第３図ｅ）とインバ
ータバッファ１０Ｂの出力信号（第３図Ｃ）とがＮＡＮ
Ｄ回路１０７に入力され、ＮＡＮＤ回路１０７は第３図
りに示す信号を出力する。

更に、矩形波発振器１０４から出力された矩形波信号（
第３図ｇ）は、２連のインバータバッファ１０９を経た
後、微分回路１１１て微分処理され、第３図ｆに示すよ
うな信号になる。この微分処理された信号はインバータ
バッファ１１３でしきい値（第３図ｆに示す破線）を基
準に反転増幅されて第３図ｇに示すような信号となる。

微分回路１１１及びインバータバッファ１１３での信号
処理動作は前述の微分回路１１０及びインバータバッフ
ァ１１２での動作と同様である。

ＮＡＮＤ回路１１４へは、ＮＡＮＤ回路１０７の出力信
号（第３図ｈ）とインバータバッファ１１３の出力信号
（第３図ｇ）とか人力し、ＮＡＮＤ回路１１４は第３図
１に示すような信号を出力する。

ところで、前述のように、出力端子９，９゛に接続され
る負荷の影響等に起因して出力電圧波形に歪みが発生し
た場合等においては、この出力波形を正弦波に近付ける
ようなフィードバック制御がかけられのであるが、電動
機負荷を接続した場合等のように一時的にしろ、大変大
きな波形歪みが発生した場合においては差動アンプ１０
３から出力される正弦波信号（第２図ｂ°°）の振幅が
、差動アンプ１０１からのフィードバック信号によって
補正されるために三角波信号の振幅よりも大きくなる場
合があり得る。その結果、重畳信号（第２図ｂ）がしき
い値（第２図すの破線）から継続してに外れ続けること
になると、この間はインバータバッファ１０Ｂの出力が
高レベルのまま（重畳信号の最大値がしきい値以下）、
または低レベルのまま（重畳信号の最小値がしきい値以
上）になってしまい、直流出力となるため、パルストラ
ンスで信号伝達ができなくなるが、本発明においては、
インバータバッファＬＬ２．１１３の出力信号によって
このような支障が生じないように構成している。

この動作について以下に説明する。

例えばインバータバッファ１０６の出力が高レベルのま
まになった場合（第４図Ｃ）、この場合でもインバータ
バッファ１１２及び１１３の出力信号は第４図ｅ及び第
４図ｇのように変わらないから、ＮＡＮＤ回路１０７の
出力信号のパルス幅はインバータバッファ１１２の出力
信号ｅのパルス幅で制限されて第４図りのようになり、
従ってＮＡＮＤ回路１１４の出力信号は第４図ｇのよう
になる。

一方インバータバッファ１０６の出力が低レベルのまま
になった場合（第５図Ｃ）、この場合でもインバータバ
ッファ１１２及び１１３の出力信号は第５図ｅ及び第５
図ｇのように変わらないからＮＡＮＤ回路１０７の出力
信号は第５図りのようになり、従ってＮＡＮＤ回路１１
４の出力信号のパルス幅はインバータバッファ１１３の
出力信号ｇのパルス幅で制限されて第５図１のようにな
る。従って、出力電圧の波形の大きな歪みやオフセット
か発生した場合にも、ＰＷＭ信号として最小パルス幅の
パルス列（第４図ｇあるいは第５図１）かＮＡＮＤ回路
１１４から出力され続ける。このフェイルセーフ処理に
より、インバータを作動させ続けることができる。

次に、ＮＡＮＤ回路１１４から出力された後のＰＷＭ信
号について説明する。このＰＷＭ信号は、２連のインバ
ータバッファ１１５を経た後、プッシュプル増幅器１１
Ｂでプッシュプル増幅され、その後低周波成分カット用
のコンデンサＣ６へ供給される。

このコンデンサＣ６を通過する直前の信号は基準レベル
に対し振幅一定のＰＷＭ信号であるが、この信号の平均
電圧（積分値）は、正弦波発振器１０２からの正弦波と
同一の周期で変化しており、従ってこのＰＷＭ信号は当
該正弦波と同一の周波数（商用周波数）成分を含んでい
る。

コンデンサＣ６は低周波信号、即ち本実施例における商
用周波数信号を通さず、高周波信号であるＰＷＭ搬送周
波数信号のみを通すので、ＰＷＭ信号がコンデンサＣ６
を通過後は、第２図ｊに示すように、商用周波数成分と
は逆相にパルス列全体か上下して平均電圧が常時零であ
るパルス信号列に変換される。この平均電圧が常時零で
あるパルス信号列がパルストランスＡ、　　Ｃの各−次
コイルＬ３．Ｌ４に供給される。従ってパルストランス
Ａ、Ｃを構成するトランスコアには、商用周波数成分に
よる磁気飽和の悪影響がほとんどなくなり、ＰＷＭ搬送
周波数で磁気飽和しない程度の小形サイズのもので構成
することが可能となる。

パルストランスＡの２次コイルから出力したパルス信号
（第２図ｊに示す信号とほぼ同じ）は、双方向電圧規制
回路であるツェナーダイオードＤ８、Ｄ９の各降伏電圧
と比較され、当該出力パルス信号が正極方向又は負極方
向においてこれら各降伏電圧を越えたときにツェナーダ
イオードＤ８又はＤ９が導通して出力パルス信号の電圧
規制を行うとともに、コンデンサＣ８が充放電され、コ
ンデンサＣ８の両端には、出力パルス信号か正極方向又
は負極方向において各降伏電圧を越えた分による平均電
圧（これは商用周波数を有する）が現れる。従って、Ｆ
ＥＴＱＩのゲート・ソース間には、商用周波数を有する
コンデンサＣ８の両端電圧と、パルストランスＡの２次
コイルから出力したパルス信号とが重畳した信号、即ち
コンデンサＣ６を通過前のＰＷＭ信号（第２図Ｃ）が復
調される。ＦＥＴＱｌは、ＰＷＭ信号の正極パルス信号
がゲート端子に入力されている間に対応して導通ずる。

なお、コンデンサＣ８の定数はＦＥＴＱＩのゲート容量
に対し十分大きな値、抵抗Ｒ７の定数は、パルストラン
スＡとコンデンサＣ８とが共振しないＱに抑えることの
できる値を選定する。抵抗Ｒ８はＦＥＴＱＩのスイッチ
ング速度を調整するものであり、またダイオードＤ７は
、ＦＥＴＱＩのゲート端子に加えられていた電圧が低下
された時にそれまでにＦＥＴＱＩのゲート容量に蓄えら
れた電荷を急速に放電させてＦＥＴＱＩを即座に非導通
にするためのものである。

パルストランスＣの２次コイルから出力したパルス信号
も上述のパルストランスＡの２次コイルから出力したパ
ルス信号と全く同様に処理され、従ってＦＥＴＱ３のス
イッチングはＦＥＴＱＩと同じタイミングで行われるこ
とになり、従ってＰＷＭ信号の正極パルス入力時にＦＥ
ＴＱＩ及びＱＢが導通して平滑回路４から直流電流がロ
ーパスフィルタ８へ供給される。

次に、ＮＡＮＤ回路１１４から出力されたＰＷＭ信号は
、インバータバッファ１１７を経た後、上記プッシュプ
ル増幅器１１６からＦＥＴＱＩ、ＱＢまでの信号回路と
同様の信号処理が行われ、ＦＥＴＱ２゜Ｑ４はこのＰＷ
Ｍ信号に応じてスイッチング制御される。但し、インバ
ータバッファ１１７を経るためＰＷＭ信号は、上記プッ
シュプル増幅器１１６からＦＥＴＱＩ、ＱＢまでの回路
に加わるＰＷＭ信号とは位相が反転された信号となって
おり、従ってＦＥＴＱｌ、ＱＢか導通しているときには
ＦＥＴＱ２．Ｑ４が非導通となり、ＦＥＴＱＩ、ＱＢが
非導通となっているときにはＦＥＴＱ２．Ｑ４か導通ず
るようにスイッチング制御される。

以上のように、商用周波数の正弦波を高周波の三角波信
号で変調したＰＷＭ信号に基づきインバータ７のスイッ
チング制御が行われ、その後インバータ７のスイッチン
グ出力に含まれる搬送周波数成分がローパスフィルタ８
で除かれ、はぼ正弦波に近似した商用周波数の交流電流
が出力端子９゜９　から負荷に供給される。

（発明の効果） 以上詳述したように本発明は、直流電源回路の出力をス
イッチング制御するスイッチング装置と、所定周波数の
正弦波基準信号を出力する正弦波出力回路と、この正弦
波基準信号をパルス幅変調してＰＷＭ信号を出力するパ
ルス幅変調回路と、このペルス幅変調回路から出力され
るＰＷＭ信号に基づいて前記スイッチング装置をスイッ
チング動作させるスイッチング制御回路と、前記スイッ
チング装置に接続され、正弦波状の交流電力を１組の出
力端子を介して出力する出力回路とを有するインバータ
装置において、前記１組の各出力端子に現れるそれぞれ
の出力電圧波形を比較して差動増幅することにより各出
力波形の差を検出する検出回路と、前記正弦波基準信号
をこの検出回路で検出された信号で補正して前記パルス
幅変調回路に供給することにより、前記各出力端子に現
れる交流電圧の出力波形を正弦波に近づけるように補正
する補正回路とから構成するので、出力回路の各出力端
子からの出力波形どうしが直接比較され、その結果、波
形歪みが精度よく検出されて出力波形の歪みが正確にフ
ィードバック補正される。さらに、構成部品の温度特性
のバラツキ等に起因してパルス幅変換時等にオフセット
が発生しても、この直流オフセット成分等も一緒に検出
されてフィードバック制御されるため、オフセット成分
も除去されてより正弦波に近似した出力電圧波形を得る
ことができる。

【図面の簡単な説明】

第１図は本発明に係るインバータ装置を使用した携帯用
の交流電源装置の全体構成図、第２図及び第３図はイン
バータ装置の各部における信号波形のタイムチャート図
、第４図及び第５図はＰＷＭ信号のフェイルセーフ動作
が行われた際のインバータ装置の各部における信号波形
のタイムチャート図である。 ７・・・インバータ（スイッチング装置）、　８・・・
ローパスフィルタ（出力回路）、　１０２・・・正弦波
発振器（正弦波出力回路）、　１０３・・・差動アンプ
（補正回路）　、１０６・・・インバータバッファ（パ
ルス幅変調回路）、　Ｒ１へＲ４，Ｃ２，１０１・・・
抵抗、コンデンサ、差動アンプ（検出回路）、１０５・
・・積分回路（三角波出力回路）。 出願人　　　本田技研工業株式会社

Claims (1)

1. 【特許請求の範囲】 １、直流電源回路の出力をスイッチング制御するスイッ
   チング装置と、所定周波数の正弦波基準信号を出力する
   正弦波出力回路と、この正弦波基準信号をパルス幅変調
   してＰＷＭ信号を出力するパルス幅変調回路と、このパ
   ルス幅変調回路から出力されるＰＷＭ信号に基づいて前
   記スイッチング装置をスイッチング動作させるスイッチ
   ング制御回路と、前記スイッチング装置に接続され、正
   弦波状の交流電力を１組の出力端子を介して出力する出
   力回路とを有するインバータ装置において、前記１組の
   各出力端子に現れるそれぞれの出力電圧波形を比較して
   差動増幅することにより各出力波形の差を検出する検出
   回路と、前記正弦波基準信号をこの検出回路で検出され
   た信号で補正して前記パルス幅変調回路に供給すること
   により、前記各出力端子に現れる交流電圧の出力波形を
   正弦波に近づけるように補正する補正回路とから構成さ
   れることを特徴とするインバータ装置。 ２、前記正弦波基準信号よりも高い周波数の三角波信号
   を出力する三角波出力回路と、この三角波出力回路から
   の出力信号および前記補正回路からの補正された正弦波
   基準信号を重畳して重畳信号を形成し前記パルス幅変調
   回路に出力する重畳信号形成回路とから成り、前記パル
   ス幅変調回路は、前記重畳信号形成回路からの重畳信号
   をしきい値固定の増幅回路で増幅することによりパルス
   幅変調してＰＷＭ信号を出力することを特徴とする請求
   項１記載のインバータ装置。 ３、前記補正回路は、前記正弦波基準信号を前記検出回
   路で検出された信号と比較し差動増幅する差動増幅器か
   ら成ることを特徴とする請求項１又は２記載のインバー
   タ装置。