JPH04199430A - 優先度付き待行列制御方式 - Google Patents
優先度付き待行列制御方式Info
- Publication number
- JPH04199430A JPH04199430A JP33570290A JP33570290A JPH04199430A JP H04199430 A JPH04199430 A JP H04199430A JP 33570290 A JP33570290 A JP 33570290A JP 33570290 A JP33570290 A JP 33570290A JP H04199430 A JPH04199430 A JP H04199430A
- Authority
- JP
- Japan
- Prior art keywords
- control block
- queue
- priority
- registered
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 31
- 230000010365 information processing Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムにおける待行列ＩＩＩ御方式
に関し、特に待行列に登録する制御ブロックをその優先
度にしたがって先入れ先出し技法で待行列へ登録する優
先度付き待行列制御方式に関する。
に関し、特に待行列に登録する制御ブロックをその優先
度にしたがって先入れ先出し技法で待行列へ登録する優
先度付き待行列制御方式に関する。
（従来の技術）
従来、この種の優先度付き待行列制御方式は、待行列に
登録する制御ブロック内に次の制御ブロックをリンクす
るポインタを格納するための一つのリンク領域と該制御
ブロックの処理の優先度を示す領域を持ち、制御ブロッ
クを先入れ先出し技法で待行列へ登録する場合、その優
先度を待行列に登録されている制御ブロックの優先度と
比較して、その順序にしたがい行っていた。
登録する制御ブロック内に次の制御ブロックをリンクす
るポインタを格納するための一つのリンク領域と該制御
ブロックの処理の優先度を示す領域を持ち、制御ブロッ
クを先入れ先出し技法で待行列へ登録する場合、その優
先度を待行列に登録されている制御ブロックの優先度と
比較して、その順序にしたがい行っていた。
上述した従来の優先度付き待行列制御方式は、優先度付
き待行列へ優先度の最も低い制御ブロックを先入れ先出
し技法で登録する場合、待行列に登録されているすべて
の制御ブロックをアクセスしなければならないので、制
御ブロックへのアクセス回数が多くて、システムの処理
性能が低下するという欠点がある。
き待行列へ優先度の最も低い制御ブロックを先入れ先出
し技法で登録する場合、待行列に登録されているすべて
の制御ブロックをアクセスしなければならないので、制
御ブロックへのアクセス回数が多くて、システムの処理
性能が低下するという欠点がある。
本発明の優先度付き待行列制御方式は、登録する制御ブ
ロック内に、待行列中で、次の制御ブロックをリンクす
るポインタを格納するための第１のリンク領域と、同一
優先度の制御ブロック中の先頭の制御ブロックがその最
後の制御ブロックをリンクするポインタを格納するため
の第２のリンク領域を有しており、 登録する制御ブロックと待行列の先頭の制御ブロックの
優先度比較の結果、登録する制御ブロックの優先度が先
頭の制御ブロックの優先度に等しい場合には、同一優先
度の先頭の制御ブロックの第２のリンク領域に、登録す
る制御ブロックを指示するポインタを、また、登録する
制御ブロックの第１のリンク領域へ同一優先度の最後の
制御ブロックの第１のリンク領域の内容を、さらに、同
一優先度の最後の制御ブロックの第１のリンク領域へ登
録する制御ブロックを指示するポインタを、それぞれ格
納して登録処理を終了し、前記優先度比較の結果、登録
するｔＩｌｌ［ｌブロックの優先度が先頭の制御ブロッ
クの優先度より高い場合には、登録するｉｌｌ ＩＩＩ
ブロックの第１のリンク領域へ待行列の先頭の制御ブロ
ックを示す待行列先頭ポインタの内容を格納し、ざらに
待行列先頭ポインタの内容を、登録する制御ブロックを
指示するポインタで置換して登録処理を終了し、前記優
先度比較の結果、登録する制御ブロックの優先度が先頭
の制御ブロックの優先度より低い場合には、先頭の制御
ブロックの第２のリンク領域がリンクしている同一優先
度の＠後の制御ブロックの第１のリンク領域を判定して
、該制御ブロックが待行列の最後の制御ブロックであれ
ば、その第１のリンク領域へ登録する制御ブロックを指
示するポインタを格納して登録処理を終了し、同一優先
度の最後の制御ブロックが待行列の最後の制御ブロック
でなければ、その次の制御ブロックを先頭の制御ブロッ
クとして再び上述した動作をくり返して、最後に登録処
理を終了する登録手段と、 待行列の先頭の制御ブロックの第１のリンク領域の内容
を待行列先頭ポインタに格納するとともに、待行列の先
頭の制胛ブロックの第１と第２のリンク領域が等しくな
いときは、先頭から２番目の制御ブロックの第２のリン
ク領域を同一優先度の最後の制御ブロックにリンクさせ
る待行列からの制御ブロックの取出し手段とを有してい
る。
ロック内に、待行列中で、次の制御ブロックをリンクす
るポインタを格納するための第１のリンク領域と、同一
優先度の制御ブロック中の先頭の制御ブロックがその最
後の制御ブロックをリンクするポインタを格納するため
の第２のリンク領域を有しており、 登録する制御ブロックと待行列の先頭の制御ブロックの
優先度比較の結果、登録する制御ブロックの優先度が先
頭の制御ブロックの優先度に等しい場合には、同一優先
度の先頭の制御ブロックの第２のリンク領域に、登録す
る制御ブロックを指示するポインタを、また、登録する
制御ブロックの第１のリンク領域へ同一優先度の最後の
制御ブロックの第１のリンク領域の内容を、さらに、同
一優先度の最後の制御ブロックの第１のリンク領域へ登
録する制御ブロックを指示するポインタを、それぞれ格
納して登録処理を終了し、前記優先度比較の結果、登録
するｔＩｌｌ［ｌブロックの優先度が先頭の制御ブロッ
クの優先度より高い場合には、登録するｉｌｌ ＩＩＩ
ブロックの第１のリンク領域へ待行列の先頭の制御ブロ
ックを示す待行列先頭ポインタの内容を格納し、ざらに
待行列先頭ポインタの内容を、登録する制御ブロックを
指示するポインタで置換して登録処理を終了し、前記優
先度比較の結果、登録する制御ブロックの優先度が先頭
の制御ブロックの優先度より低い場合には、先頭の制御
ブロックの第２のリンク領域がリンクしている同一優先
度の＠後の制御ブロックの第１のリンク領域を判定して
、該制御ブロックが待行列の最後の制御ブロックであれ
ば、その第１のリンク領域へ登録する制御ブロックを指
示するポインタを格納して登録処理を終了し、同一優先
度の最後の制御ブロックが待行列の最後の制御ブロック
でなければ、その次の制御ブロックを先頭の制御ブロッ
クとして再び上述した動作をくり返して、最後に登録処
理を終了する登録手段と、 待行列の先頭の制御ブロックの第１のリンク領域の内容
を待行列先頭ポインタに格納するとともに、待行列の先
頭の制胛ブロックの第１と第２のリンク領域が等しくな
いときは、先頭から２番目の制御ブロックの第２のリン
ク領域を同一優先度の最後の制御ブロックにリンクさせ
る待行列からの制御ブロックの取出し手段とを有してい
る。
登録するｔＡ＠ブロックと待行列先頭の制御ブロックと
の優先度を比較して、それらの優先度が等しい場合は、
先頭の制御ブロックの第２のリンク領域が示す同一優先
度の最後の制御ブロックを調べて、登録する制御ブロッ
クの優先度がより高い場合は、待行列の先頭に登録し、
登録する制御ブロックの優先度がより低い場合は、先頭
の制御ブロックの第２のリンク領域が示す同一優先度の
最後の制御ブロックを調べて、それが待行列の最後の制
御ブロックであれば、その次に登録し、最後の制御ブロ
ックでなければざらにその次の待行列の制御ブロックに
同様の動作をくり返して最後に登録し、いずれの場合も
同一順位の制御ブロックをバイパスすることにより、待
行列中の同一優先度を持つ制御ブロックへのアクセス回
数を削減することができる。また、待行列の先頭の制御
ブロックを取出すときは、待行列先頭ポインタに次の制
御ブロックをリンクさせるとともに、その第２のリンク
領域に待行列の最後の制御ブロックをリンクさせる。
の優先度を比較して、それらの優先度が等しい場合は、
先頭の制御ブロックの第２のリンク領域が示す同一優先
度の最後の制御ブロックを調べて、登録する制御ブロッ
クの優先度がより高い場合は、待行列の先頭に登録し、
登録する制御ブロックの優先度がより低い場合は、先頭
の制御ブロックの第２のリンク領域が示す同一優先度の
最後の制御ブロックを調べて、それが待行列の最後の制
御ブロックであれば、その次に登録し、最後の制御ブロ
ックでなければざらにその次の待行列の制御ブロックに
同様の動作をくり返して最後に登録し、いずれの場合も
同一順位の制御ブロックをバイパスすることにより、待
行列中の同一優先度を持つ制御ブロックへのアクセス回
数を削減することができる。また、待行列の先頭の制御
ブロックを取出すときは、待行列先頭ポインタに次の制
御ブロックをリンクさせるとともに、その第２のリンク
領域に待行列の最後の制御ブロックをリンクさせる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の優先度付き待行列制御方式の一実施例
による待行列へ制御ブロック２ａを登録する処理の流れ
図、第２図は、第１図に示した登録処理を実施した場合
、必然的に伴う待行列の先頭から制御ブロック２１を取
出す処理の流れ図、第３図（ａ） 、 （ｂ）はそれぞ
れ本実施例による制御の対象となる待行列の構成と登録
する制御ブロック２ａを示す図である。
による待行列へ制御ブロック２ａを登録する処理の流れ
図、第２図は、第１図に示した登録処理を実施した場合
、必然的に伴う待行列の先頭から制御ブロック２１を取
出す処理の流れ図、第３図（ａ） 、 （ｂ）はそれぞ
れ本実施例による制御の対象となる待行列の構成と登録
する制御ブロック２ａを示す図である。
第３図（ｂ）に示す登録する制御ブロック２ａは、待行
列中で次の制御ブロック２λをリンクする第１リンクを
格納するための領［２１ａど、同一優先度の最後の制御
ブロック２ｎをリンクする第２リンクを格納するための
領域２２ａと、処理の優先度を示す領域２３ａと、その
他の情報の領域２４ａより構成されている。第３図（ａ
ｌに示す待行列は待行列先頭ポインタ１と、待行列先頭
ポインタ１よりリンクされた同一優先度を持つｎ個の制
御ブロック２１〜２ｎから構成されている。したがって
、先頭の制御ブロック２１の第２リンクの領域（以下第
２リンクと称する）２２１は最後の制御ブロック２ｎを
リンクしている。また、いま登録する制御ブロック２ａ
を指示するポインタはレジスタＲａ （不図示）に格
納されており、レジスタＲ＋ 、Ｒ２，Ｒ３（いずれも
不図示）は、本実施例による処理に用いるワークレジス
タである。
列中で次の制御ブロック２λをリンクする第１リンクを
格納するための領［２１ａど、同一優先度の最後の制御
ブロック２ｎをリンクする第２リンクを格納するための
領域２２ａと、処理の優先度を示す領域２３ａと、その
他の情報の領域２４ａより構成されている。第３図（ａ
ｌに示す待行列は待行列先頭ポインタ１と、待行列先頭
ポインタ１よりリンクされた同一優先度を持つｎ個の制
御ブロック２１〜２ｎから構成されている。したがって
、先頭の制御ブロック２１の第２リンクの領域（以下第
２リンクと称する）２２１は最後の制御ブロック２ｎを
リンクしている。また、いま登録する制御ブロック２ａ
を指示するポインタはレジスタＲａ （不図示）に格
納されており、レジスタＲ＋ 、Ｒ２，Ｒ３（いずれも
不図示）は、本実施例による処理に用いるワークレジス
タである。
次に、本実施例による処理を第１図と第２図の流れ図を
参照して説明する。
参照して説明する。
（１）制御ブロック２ａの待行列への登録処理（第１図
） まず、待行列先頭ポインタ１を判定する（ステップ２０
１）。待行列先頭ポインタ１が０″ならば待行列がない
ことを示しており、登録する制御ブロック２ａのポイン
タを示すレジスタＲａの内容を待行列先頭ポインタ１へ
格納しくステップ２０２＞、登録処理を終了する。待行
列先頭ポインタ１がＯ”でないならば待行列があること
を示しており、待行列先頭ポインタ１の内容をレジスタ
Ｒ１へ格納しくステップ２０３）、待行列先頭ポインタ
１のアドレスをレジスタＲ２へ格納する（ステップ２０
４）。
） まず、待行列先頭ポインタ１を判定する（ステップ２０
１）。待行列先頭ポインタ１が０″ならば待行列がない
ことを示しており、登録する制御ブロック２ａのポイン
タを示すレジスタＲａの内容を待行列先頭ポインタ１へ
格納しくステップ２０２＞、登録処理を終了する。待行
列先頭ポインタ１がＯ”でないならば待行列があること
を示しており、待行列先頭ポインタ１の内容をレジスタ
Ｒ１へ格納しくステップ２０３）、待行列先頭ポインタ
１のアドレスをレジスタＲ２へ格納する（ステップ２０
４）。
次に、待行列中の制御ブロック２Ｒ】（レジスタＲ１の
内容に対応する制御ブロック、すなわちいまの場合、制
御ブロック２１、以下同様）の優先度２３Ｒ１と登録す
る制御ブロック２ａの領域２３ａの内容（以下優先度２
３ａと称する）が等しいか否かを比較して（ステップ２
０５）、優先度２３ａが優先度２３Ｒ１と同一でないな
らば、さらに優先度２３ａと優先ｒ！Ｌ２３Ｒ１の高低
を判定して（ステップ２０６） 、待行列中の制御ブロ
ック２Ｒ１の優先度２３Ｒ１より登録する制御ブロック
２ａの優先度２３ａが低い場合、待行列中のｌｌ１１［
ｌブロック２Ｒ１の第２リンク２２Ｒ１を判定する（ス
テップ２０７）。このとき、待行列中の制御ブロック２
Ｒ１の第２リンク２２Ｒ１の値が“Ｏ″でないならば同
一優先度の待行列があることを示しておリ、待行列中の
同一優先度の制御ブロック２２〜２ｎ−１をバイパスす
るため待行列中の制御ブロック２Ｒ１の第２リンク２２
Ｒ１の内容をレジスタＲ１へ格納する（ステップ２０８
）。もし、待行列中の制御ブロック２Ｒ１の第２リンク
２２Ｒ】の値が“Ｏ″ならば同一優先度の待行列がない
ことを示している。次に、待行列中の制御ブロック２Ｒ
１の第１リンク２１Ｒ１を判定しくステップ２０９＞
、その値が“Ｏ”ならば待行列の終りを示しており、待
行列中の制御ブロック２ＲＩの第１リンク２１Ｒ１へ、
登録するＩＩＩ御ブロブロック２ａインタを示すレジス
タＲａの内容を格納して（ステップ２１０）、登録処理
を終了する。前記ステップ２０９の判定により、待行列
中の制御ブロック２ＲＩの第１リンク２１Ｒ１の値が“
Ｏ″でないならば次の優先度を持つ待行列があることを
示しており、レジスタＲ２ヘレジスタＲ１の内容を格納
しくステップ２１１）、Ｍ行列中の制御ブロック２ＲＩ
の第１リンク２１Ｒ１の内容（次の制御ブロック２Ｊの
ポインタ）をレジスタＲ１へ格納して（ステップ２１２
）、ステップ２０５から再び同様の動作をくり返す。
内容に対応する制御ブロック、すなわちいまの場合、制
御ブロック２１、以下同様）の優先度２３Ｒ１と登録す
る制御ブロック２ａの領域２３ａの内容（以下優先度２
３ａと称する）が等しいか否かを比較して（ステップ２
０５）、優先度２３ａが優先度２３Ｒ１と同一でないな
らば、さらに優先度２３ａと優先ｒ！Ｌ２３Ｒ１の高低
を判定して（ステップ２０６） 、待行列中の制御ブロ
ック２Ｒ１の優先度２３Ｒ１より登録する制御ブロック
２ａの優先度２３ａが低い場合、待行列中のｌｌ１１［
ｌブロック２Ｒ１の第２リンク２２Ｒ１を判定する（ス
テップ２０７）。このとき、待行列中の制御ブロック２
Ｒ１の第２リンク２２Ｒ１の値が“Ｏ″でないならば同
一優先度の待行列があることを示しておリ、待行列中の
同一優先度の制御ブロック２２〜２ｎ−１をバイパスす
るため待行列中の制御ブロック２Ｒ１の第２リンク２２
Ｒ１の内容をレジスタＲ１へ格納する（ステップ２０８
）。もし、待行列中の制御ブロック２Ｒ１の第２リンク
２２Ｒ】の値が“Ｏ″ならば同一優先度の待行列がない
ことを示している。次に、待行列中の制御ブロック２Ｒ
１の第１リンク２１Ｒ１を判定しくステップ２０９＞
、その値が“Ｏ”ならば待行列の終りを示しており、待
行列中の制御ブロック２ＲＩの第１リンク２１Ｒ１へ、
登録するＩＩＩ御ブロブロック２ａインタを示すレジス
タＲａの内容を格納して（ステップ２１０）、登録処理
を終了する。前記ステップ２０９の判定により、待行列
中の制御ブロック２ＲＩの第１リンク２１Ｒ１の値が“
Ｏ″でないならば次の優先度を持つ待行列があることを
示しており、レジスタＲ２ヘレジスタＲ１の内容を格納
しくステップ２１１）、Ｍ行列中の制御ブロック２ＲＩ
の第１リンク２１Ｒ１の内容（次の制御ブロック２Ｊの
ポインタ）をレジスタＲ１へ格納して（ステップ２１２
）、ステップ２０５から再び同様の動作をくり返す。
前記ステップ２０６の判定により、待行列中の制御ブロ
ック２Ｒ１の優先度２３Ｒ１より登録する制御ブロック
２ａの優先度２３ａが高い場合、登録する制御ブロック
２ａの第１リンク２１ａへレジスタＲ１の内容を格納し
くステップ２２３）、待行列中の制御ブロック２Ｒ２の
第１リンク２１Ｒ２（いまの場合、待行列先頭ポインタ
１）へ登録する制御ブロック２ａのポインタを示すレジ
スタＲａの内容を格納しくステップ２２４． ） 、登
録処理を終了する。
ック２Ｒ１の優先度２３Ｒ１より登録する制御ブロック
２ａの優先度２３ａが高い場合、登録する制御ブロック
２ａの第１リンク２１ａへレジスタＲ１の内容を格納し
くステップ２２３）、待行列中の制御ブロック２Ｒ２の
第１リンク２１Ｒ２（いまの場合、待行列先頭ポインタ
１）へ登録する制御ブロック２ａのポインタを示すレジ
スタＲａの内容を格納しくステップ２２４． ） 、登
録処理を終了する。
前記ステップ２０５の判定により、待行列中の制御ブロ
ック２Ｒ１の優先度２３Ｒ１と登録する制御ブロック２
日の優先度２３ａが等しい場合、レジスタＲ２ヘレジス
タＲ１の内容を格納しくステップ２２５） 、待行列中
の制御ブロック２Ｒｔの第２リンク２２Ｒ１を判定する
（ステップ２２６）。もし第２リンク２２Ｒ】の値がパ
０”でないならば同一優先度の待行列があることを示し
ており、待行列中の同一優先度の制御ブロック２２〜２
ｎ−１をバイパスするため待行列中の制御ブロック２Ｒ
１の第２リンク２２Ｒ１の内容をレジスタＲ１べ格納す
る（ステップ２２７）。また、第２リンク２２Ｒ１の値
が“０“ならば同一優先度の待行列がないことを示して
いる。そこで、いずれの場合も次に、待行列中の制御ブ
ロック２Ｒ２の第２リンク２２Ｒ２へ、登録する制御ブ
ロック２ａのポインタを示すレジスタＲａの内容を格納
しくステップ２２８）、待行列中の１ｌｌｔ［Ｉブロッ
ク２Ｒ１の第１リンク２１Ｒ１の内容を、登録する制御
ブロック２ａの第１リンク２１ａへ格納しくステップ２
２９）、待行列中の制御ブロック２Ｒ１の第１リンク２
１ＲＩへ登録する制御ブロック２ａのポインタを示すレ
ジスタＲａの内容を格納して（ステップ２３０） 、登
録処理を終了する。
ック２Ｒ１の優先度２３Ｒ１と登録する制御ブロック２
日の優先度２３ａが等しい場合、レジスタＲ２ヘレジス
タＲ１の内容を格納しくステップ２２５） 、待行列中
の制御ブロック２Ｒｔの第２リンク２２Ｒ１を判定する
（ステップ２２６）。もし第２リンク２２Ｒ】の値がパ
０”でないならば同一優先度の待行列があることを示し
ており、待行列中の同一優先度の制御ブロック２２〜２
ｎ−１をバイパスするため待行列中の制御ブロック２Ｒ
１の第２リンク２２Ｒ１の内容をレジスタＲ１べ格納す
る（ステップ２２７）。また、第２リンク２２Ｒ１の値
が“０“ならば同一優先度の待行列がないことを示して
いる。そこで、いずれの場合も次に、待行列中の制御ブ
ロック２Ｒ２の第２リンク２２Ｒ２へ、登録する制御ブ
ロック２ａのポインタを示すレジスタＲａの内容を格納
しくステップ２２８）、待行列中の１ｌｌｔ［Ｉブロッ
ク２Ｒ１の第１リンク２１Ｒ１の内容を、登録する制御
ブロック２ａの第１リンク２１ａへ格納しくステップ２
２９）、待行列中の制御ブロック２Ｒ１の第１リンク２
１ＲＩへ登録する制御ブロック２ａのポインタを示すレ
ジスタＲａの内容を格納して（ステップ２３０） 、登
録処理を終了する。
（２）先頭制御ブロック２１の待行列からの取出し処理
〈第２図） まず、待行列先頭ポインタ１の内容をレジスタＲ１へ格
納しくステップ３０１）、レジスタＲ１の内容が“Ｏパ
かどうかを判定するくステップ３０２）。レジスタＲ１
の内容が０”ならば待行列がないことを示しており、取
出し処理は行われない。もし、レジスタＲ１の内容がＯ
″でないならば待行列があることを示しており、待行列
中の制御ブロック２ＲＩの第１リンク２１Ｒ１の内容を
レジスタＲ２へ格納しくステップ３０３） 、待行列中
の制御ブロック２’Ｒ１の第２リンク２２Ｒ１の内容を
レジスタＲ３へ格納する〈ステップ３０４）。
〈第２図） まず、待行列先頭ポインタ１の内容をレジスタＲ１へ格
納しくステップ３０１）、レジスタＲ１の内容が“Ｏパ
かどうかを判定するくステップ３０２）。レジスタＲ１
の内容が０”ならば待行列がないことを示しており、取
出し処理は行われない。もし、レジスタＲ１の内容がＯ
″でないならば待行列があることを示しており、待行列
中の制御ブロック２ＲＩの第１リンク２１Ｒ１の内容を
レジスタＲ２へ格納しくステップ３０３） 、待行列中
の制御ブロック２’Ｒ１の第２リンク２２Ｒ１の内容を
レジスタＲ３へ格納する〈ステップ３０４）。
そごで、レジスタＲ３の内容を判定しくステップ３０５
） 、レジスタＲ３の内容が“０″でないならば同一優
先度の待行列があることを示しており、さらにレジスタ
Ｒ２の内容とレジスタＲ３の内容が等しいかどうか判定
しくステップ３０６） 、レジスタＲ２の内容とレジス
タＲ３の内容が等しくない場合、待行列中の制御ブロッ
ク２Ｒ２の第２リンク２２Ｒ２ヘレジスタＲ３の内容を
格納しくステップ３０７） 、最後に待行列先頭ポイン
タ１ヘレジスタＲ２の内容を格納しくステップ３０８）
、取出し処理を終了する。このとき、レジスタＲ１には
、ステップ３０１により取出したｌ１ｌｔｉｌブロツク
２１のポインタが格納されている。また、ステップ３０
５においてレジスタＲ３の内容が“Ｏ”のとき、または
、ステップ３０６においてレジスタＲ２とレジスタＲ３
の内容が等しい場合は、いずれのときもステップ３０８
の処理に移り、取出し処理を終了する。
） 、レジスタＲ３の内容が“０″でないならば同一優
先度の待行列があることを示しており、さらにレジスタ
Ｒ２の内容とレジスタＲ３の内容が等しいかどうか判定
しくステップ３０６） 、レジスタＲ２の内容とレジス
タＲ３の内容が等しくない場合、待行列中の制御ブロッ
ク２Ｒ２の第２リンク２２Ｒ２ヘレジスタＲ３の内容を
格納しくステップ３０７） 、最後に待行列先頭ポイン
タ１ヘレジスタＲ２の内容を格納しくステップ３０８）
、取出し処理を終了する。このとき、レジスタＲ１には
、ステップ３０１により取出したｌ１ｌｔｉｌブロツク
２１のポインタが格納されている。また、ステップ３０
５においてレジスタＲ３の内容が“Ｏ”のとき、または
、ステップ３０６においてレジスタＲ２とレジスタＲ３
の内容が等しい場合は、いずれのときもステップ３０８
の処理に移り、取出し処理を終了する。
以上説明したように、本発明は、先入れ先出し技法で優
先度付き待行列へ登録する制御ブロック内に、優先度を
示す領域の他に、待行列中で、次の制御ブ［］ツクをリ
ンクするポインタを格納するための第１のリンク領域と
、同一優先度の最後の制御ブ［］ツクをリンクするポイ
ンタを格納づ−るための第２のリンク領域を設け、登録
する制御ブロックと待行列先頭の制御ブロックとの優先
度を比較して、登録する制御ブロックの優先度が等しい
場合は、先頭の制御ブロックの第２のリンク領域が示す
同一の優先度の最後の制御ブロックの次に６録し、登録
する制御ブ［］ツクの優先度がより低い場合は、先頭の
制御ブロックの第２のリンク領域が示す同一優先度の最
後制御ブ［］ツクを調べて、それが待行列の最後の制卸
ブロックであれば、その次に登録し、最後のｌ１ｌｌｌ
ｌブロツクでなければさらにその次の待行列の制御ブロ
ックに同様の動作をくり返して最後にθ録することによ
り、いずれの場合も同一優先度の制御ブロックをバイパ
スすることが可能となり、待行列中の同一優先度を持つ
制御ブロックへのアクセス回数を削減することができる
。
先度付き待行列へ登録する制御ブロック内に、優先度を
示す領域の他に、待行列中で、次の制御ブ［］ツクをリ
ンクするポインタを格納するための第１のリンク領域と
、同一優先度の最後の制御ブ［］ツクをリンクするポイ
ンタを格納づ−るための第２のリンク領域を設け、登録
する制御ブロックと待行列先頭の制御ブロックとの優先
度を比較して、登録する制御ブロックの優先度が等しい
場合は、先頭の制御ブロックの第２のリンク領域が示す
同一の優先度の最後の制御ブロックの次に６録し、登録
する制御ブ［］ツクの優先度がより低い場合は、先頭の
制御ブロックの第２のリンク領域が示す同一優先度の最
後制御ブ［］ツクを調べて、それが待行列の最後の制卸
ブロックであれば、その次に登録し、最後のｌ１ｌｌｌ
ｌブロツクでなければさらにその次の待行列の制御ブロ
ックに同様の動作をくり返して最後にθ録することによ
り、いずれの場合も同一優先度の制御ブロックをバイパ
スすることが可能となり、待行列中の同一優先度を持つ
制御ブロックへのアクセス回数を削減することができる
。
第１図は本発明の優先度付き待行列制御方式の一実施例
による待行列へ制御ブロック２ａを登録する処理の流れ
図、第２図は第１図に示した登録処理を実施した場合、
必然的に伴う待行列の先頭から制御ブロック２１を取出
す処理の流れ図、第３図（ａ） 、（ｂ）は、それぞれ
本実Ｍ！例による制御の対象となる待行列の構成と登録
する制御ブロック２ａを示す図である。 １・・・待行列先頭ポインタ、 ２１〜２ｎ・・・待行列中の同一優先度を有する制御ブ
ロック、 ２ａ・・・登録する制卸ブロック、 ２１１〜２Ｉｎ、２１ａ・・・第１リンク、２２１〜２
２ｎ 、２２ａ・・・第２リンク、２３＋ 、２３ａ・
・・優先度、 ２４１〜２４ｎ 、２４ａ・・・その他情報、２０１〜
２３０．３０１〜３０８・・・ステップ。 （ａ） 譲 ３ （ｂ） 図
による待行列へ制御ブロック２ａを登録する処理の流れ
図、第２図は第１図に示した登録処理を実施した場合、
必然的に伴う待行列の先頭から制御ブロック２１を取出
す処理の流れ図、第３図（ａ） 、（ｂ）は、それぞれ
本実Ｍ！例による制御の対象となる待行列の構成と登録
する制御ブロック２ａを示す図である。 １・・・待行列先頭ポインタ、 ２１〜２ｎ・・・待行列中の同一優先度を有する制御ブ
ロック、 ２ａ・・・登録する制卸ブロック、 ２１１〜２Ｉｎ、２１ａ・・・第１リンク、２２１〜２
２ｎ 、２２ａ・・・第２リンク、２３＋ 、２３ａ・
・・優先度、 ２４１〜２４ｎ 、２４ａ・・・その他情報、２０１〜
２３０．３０１〜３０８・・・ステップ。 （ａ） 譲 ３ （ｂ） 図
Claims (1)
- 【特許請求の範囲】 待行列に登録する制御ブロック内に、その処理の優先度
を示す領域を有し、該優先度順に先入れ先出し技法を用
いて制御ブロックを待行列に登録して情報処理を行う情
報処理システムにおいて、登録する制御ブロック内に、
待行列中で、次の制御ブロックをリンクするポインタを
格納するための第１のリンク領域と、同一優先度の制御
ブロック中の先頭の制御ブロックがその最後の制御ブロ
ックをリンクするポインタを格納するための第２のリン
ク領域を有しており、 登録する制御ブロックと待行列の先頭の制御ブロックの
優先度比較の結果、登録する制御ブロックの優先度が先
頭の制御ブロックの優先度に等しい場合には、同一優先
度の先頭の制御ブロックの第２のリンク領域に、登録す
る制御ブロックを指示するポインタを、また、登録する
制御ブロックの第１のリンク領域へ同一優先度の最後の
制御ブロックの第１のリンク領域の内容を、さらに、同
一優先度の最後の制御ブロックの第１のリンク領域へ登
録する制御ブロックを指示するポインタを、それぞれ格
納して登録処理を終了し、前記優先度比較の結果、登録
する制御ブロックの優先度が先頭の制御ブロックの優先
度より高い場合には、登録する制御ブロックの第１のリ
ンク領域へ待行列の先頭の制御ブロックを示す待行列先
頭ポインタの内容を格納し、さらに待行列先頭ポインタ
の内容を、登録する制御ブロックを指示するポインタで
置換して登録処理を終了し、前記優先度比較の結果、登
録する制御ブロックの優先度が先頭の制御ブロックの優
先度より低い場合には、先頭の制御ブロックの第２のリ
ンク領域がリンクしている同一優先度の最後の制御ブロ
ックの第１のリンク領域を判定して、該制御ブロックが
待行列の最後の制御ブロックであれば、その第１のリン
ク領域へ登録する制御ブロックを指示するポインタを格
納して登録処理を終了し、同一優先度の最後の制御ブロ
ックが待行列の最後の制御ブロックでなければ、その次
の制御ブロックを先頭の制御ブロックとして同様に上述
した動作をくり返して、最後に登録処理を終了する登録
手段と、 待行列の先頭の制御ブロックの第１のリンク領域の内容
を待行列先頭ポインタに格納するとともに、待行列の先
頭の制御ブロックの第１と第２のリンク領域が等しくな
いときは、先頭から２番目の制御ブロックの第２のリン
ク領域を同一優先度の最後の制御ブロックにリンクさせ
る待行列からの制御ブロックの取出し手段とを有する優
先度付き待行列制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33570290A JPH04199430A (ja) | 1990-11-29 | 1990-11-29 | 優先度付き待行列制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33570290A JPH04199430A (ja) | 1990-11-29 | 1990-11-29 | 優先度付き待行列制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199430A true JPH04199430A (ja) | 1992-07-20 |
Family
ID=18291528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33570290A Pending JPH04199430A (ja) | 1990-11-29 | 1990-11-29 | 優先度付き待行列制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199430A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328878A (ja) * | 1995-05-30 | 1996-12-13 | Kofu Nippon Denki Kk | プロセス管理方法 |
-
1990
- 1990-11-29 JP JP33570290A patent/JPH04199430A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328878A (ja) * | 1995-05-30 | 1996-12-13 | Kofu Nippon Denki Kk | プロセス管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04199430A (ja) | 優先度付き待行列制御方式 | |
| JPH04199431A (ja) | 優先度付き待行列制御方式 | |
| JPH0267639A (ja) | 優先度付き待行列制御方式 | |
| JPS6266326A (ja) | 日本語デ−タ整列処理方式 | |
| JPS59189463A (ja) | メモリアクセス制御方式 | |
| JPS59119462A (ja) | オンライン情報処理システム | |
| JPH0318976A (ja) | 画像データ検索システム | |
| JP2943694B2 (ja) | データ登録方式およびデータ検索方式 | |
| JP2830867B2 (ja) | 宛名読取装置 | |
| JPH01283653A (ja) | メモリプール管理方式 | |
| JPH0712189B2 (ja) | 詳細課金情報の記録方法 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPH04266140A (ja) | アドレス変換バッファ装置 | |
| JPH05274334A (ja) | 銀行業務における担当者別顧客情報把握の方式 | |
| JPH04321127A (ja) | 情報処理ステーション | |
| JPH05151054A (ja) | 文書フアイル管理方式 | |
| JPH07168745A (ja) | ファイル並行処理装置 | |
| JPH06339169A (ja) | 仮想プロトコル制御システム | |
| JPH0373015A (ja) | オブジェクトリストの印字処理方式 | |
| JPH0667966A (ja) | ファイル転送方式 | |
| JPH02190949A (ja) | 階層構造を用いた関係制御方式 | |
| JPH04153875A (ja) | 文書保管方式 | |
| JPH08147444A (ja) | 画像入力装置および画像入力方法ならびに画像入力システム | |
| JPS63136133A (ja) | 情報処理回路 | |
| JPH02208737A (ja) | 待ち行列制御方式 |