JPH0267639A - 優先度付き待行列制御方式 - Google Patents
優先度付き待行列制御方式Info
- Publication number
- JPH0267639A JPH0267639A JP22015288A JP22015288A JPH0267639A JP H0267639 A JPH0267639 A JP H0267639A JP 22015288 A JP22015288 A JP 22015288A JP 22015288 A JP22015288 A JP 22015288A JP H0267639 A JPH0267639 A JP H0267639A
- Authority
- JP
- Japan
- Prior art keywords
- control block
- priority
- queue
- registered
- link area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 34
- 230000010365 information processing Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理システムにおける待行列制御方式に関
し、特に待行列に登録する制御ブロックをその優先度に
したがって先入れ先出し技法で待行列へ登録する優先度
付き待行列制御方式に関する。
し、特に待行列に登録する制御ブロックをその優先度に
したがって先入れ先出し技法で待行列へ登録する優先度
付き待行列制御方式に関する。
従来、この種の優先度付き待行列制御方式は、待行列に
登録する制御ブロック内に次の制御ブロックをリンクす
るポインタを格納するための一つのリンク領域と該制御
ブロックの処理の優先度を示す領域を持ち、制御ブロッ
クを先入れ先出し技法で待行列へ登録する場合、その優
先度を待行列に登録されている制御ブロックの優先度と
比較して、その順序にしたがい登録していた。
登録する制御ブロック内に次の制御ブロックをリンクす
るポインタを格納するための一つのリンク領域と該制御
ブロックの処理の優先度を示す領域を持ち、制御ブロッ
クを先入れ先出し技法で待行列へ登録する場合、その優
先度を待行列に登録されている制御ブロックの優先度と
比較して、その順序にしたがい登録していた。
上述した従来の優先度付き待行列制御方式は、優先度付
き待行列へ優先度の最も低い制御ブロックを先入れ先出
し技法で登録する場合、待行列に登録されているすべて
の制御ブロックをアクセスしなければならないので、制
御ブロックへのアクセス回数が多くて、システムの処理
性能が低下するという欠点がある。
き待行列へ優先度の最も低い制御ブロックを先入れ先出
し技法で登録する場合、待行列に登録されているすべて
の制御ブロックをアクセスしなければならないので、制
御ブロックへのアクセス回数が多くて、システムの処理
性能が低下するという欠点がある。
本発明の優先度付き待行列制御方式は。
登録する制御ブロック内に、待行列中で、自身の優先度
と異なる次の優先度を有する制御ブロックの先頭のもの
をリンクするポインタを格納するための第１のリンク領
域と、自身の優先度と同一の優先度を有する次の制御ブ
ロックをリンクするポインタを格納するための第２のリ
ンク領域を有しており、 登録する制御ブロックと待行列の先頭の制御ブロックと
の優先度比較の結果、登録する制御ブロックの優先度が
先頭の制御ブロックの優先度に等しい場合には、先頭の
制御ブロックの第２のリンク領域を判定して、次の制御
ブロックが存在するときはさらにその制御ブロックの第
２のリンク領域を判定して以下同様の動作をくり返し、
次の制御ブロックが存在しないとき最後の制御ブロック
の第２のリンク領域へ、登録する制御ブロックを指示す
るポインタを格納して登録処理を終了し、前記優先度比
較の結果、先頭の制御ブロックの優先度より登録する制
御ブロックの優先度が高い場合には、登録する制御ブロ
ックの第１のリンク領域へ待行列の先頭のｆｆｄＪ御ブ
ロツブロック待行列先頭ポインタの内容を格納し、さら
に待行列先頭ポインタの内容を、登録する制御ブロック
を指示するポインタで置換して登録処理を終了し、前記
優先度比較の結果、登録する制御ブロックの優先度が先
頭の制御ブロックの優先度より低い場合には、先頭の制
御ブロックの第１のリンク領域を判定して、該制御ブロ
ックより低い優先度の制御ブロックが存在しないときは
、その第１のリンク領域に、登録する制御ブロックを指
示するポインタを格納して登録処理を終了し、先頭の制
御ブロックより低い優先度の制御ブロックが存在すると
きは、該優先度の低い制御ブロックを先頭の制御ブロッ
クとして同様に上述した動作をくり返して、最後に登録
処理を終了するを録手段と、待行列の先頭の制御ブロッ
クの第２のリンク領域が示す次の制御ブロックが存在し
ないときは、待行列先頭ポインタへ先頭の制御ブロック
の第１のリンク領域の内容を格納し、先頭の制御ブロッ
クの第２のリンク領域が次の制御ブロックの存在を示し
ているときは、先頭の制御ブロックの第１のリンク領域
の内容を第２のリンク領域が示す次の制御ブロックの第
１のリンク領域へ格納するとともに、待行列先頭ポイン
タの内容を先頭の制御ブロックの第２のリンク領域の内
容で置換して、それぞれ待行列からの制御ブロックの取
出しを終了する取出し手段とを有している。
と異なる次の優先度を有する制御ブロックの先頭のもの
をリンクするポインタを格納するための第１のリンク領
域と、自身の優先度と同一の優先度を有する次の制御ブ
ロックをリンクするポインタを格納するための第２のリ
ンク領域を有しており、 登録する制御ブロックと待行列の先頭の制御ブロックと
の優先度比較の結果、登録する制御ブロックの優先度が
先頭の制御ブロックの優先度に等しい場合には、先頭の
制御ブロックの第２のリンク領域を判定して、次の制御
ブロックが存在するときはさらにその制御ブロックの第
２のリンク領域を判定して以下同様の動作をくり返し、
次の制御ブロックが存在しないとき最後の制御ブロック
の第２のリンク領域へ、登録する制御ブロックを指示す
るポインタを格納して登録処理を終了し、前記優先度比
較の結果、先頭の制御ブロックの優先度より登録する制
御ブロックの優先度が高い場合には、登録する制御ブロ
ックの第１のリンク領域へ待行列の先頭のｆｆｄＪ御ブ
ロツブロック待行列先頭ポインタの内容を格納し、さら
に待行列先頭ポインタの内容を、登録する制御ブロック
を指示するポインタで置換して登録処理を終了し、前記
優先度比較の結果、登録する制御ブロックの優先度が先
頭の制御ブロックの優先度より低い場合には、先頭の制
御ブロックの第１のリンク領域を判定して、該制御ブロ
ックより低い優先度の制御ブロックが存在しないときは
、その第１のリンク領域に、登録する制御ブロックを指
示するポインタを格納して登録処理を終了し、先頭の制
御ブロックより低い優先度の制御ブロックが存在すると
きは、該優先度の低い制御ブロックを先頭の制御ブロッ
クとして同様に上述した動作をくり返して、最後に登録
処理を終了するを録手段と、待行列の先頭の制御ブロッ
クの第２のリンク領域が示す次の制御ブロックが存在し
ないときは、待行列先頭ポインタへ先頭の制御ブロック
の第１のリンク領域の内容を格納し、先頭の制御ブロッ
クの第２のリンク領域が次の制御ブロックの存在を示し
ているときは、先頭の制御ブロックの第１のリンク領域
の内容を第２のリンク領域が示す次の制御ブロックの第
１のリンク領域へ格納するとともに、待行列先頭ポイン
タの内容を先頭の制御ブロックの第２のリンク領域の内
容で置換して、それぞれ待行列からの制御ブロックの取
出しを終了する取出し手段とを有している。
登録する制御ブロックと待行列先頭の制御ブロックとの
優先度を比較して、それらの優先度が等しいときは、先
頭の制御ブロックの第２のリンク領域の示す次の制御ブ
ロックの第２のリンク領域を調べ、以後、同様の動作を
くり返して最後に最後尾の制御ブロックの第２のリンク
領域に登録し、また、前記優先度比較の結果、登録する
制御ブロックの優先度がより高い場合は、待行列先頭ポ
インタに登録する制御ブロックを指示するポインタを格
納するとともに、登録する制御ブロックの第１のリンク
領域に待行列先頭ポインタの内容、すなわち先頭の制御
ブロックを登録し、また前記優先度比較の結果、登録す
る制御ブロックの優先度がより低い場合は、先頭の制御
ブロックの第１のリンク領域にしたがい、次の優先度の
制御ブロックと優先度を比較し、以降上述した同様の動
作をくり返して、最後に登録する制御ブロックより高位
で、かつ最後尾の制御ブロックの第１のリンク領域に登
録する。先頭の制御ブロックを取り出すときは、その第
２のリンク領域の示す制御ブロックの有無により、“有
り”のときは取り出す制御ブロックの第１と第２のリン
ク領域の内容を、それぞれ次の制御ブロックの第１のリ
ンク領域と待行列先頭ポインタに格納し、“無し”のと
きは待行列先頭ポインタへ取り出す制御ブロックの第１
のリンク領域の内容を格納する。
優先度を比較して、それらの優先度が等しいときは、先
頭の制御ブロックの第２のリンク領域の示す次の制御ブ
ロックの第２のリンク領域を調べ、以後、同様の動作を
くり返して最後に最後尾の制御ブロックの第２のリンク
領域に登録し、また、前記優先度比較の結果、登録する
制御ブロックの優先度がより高い場合は、待行列先頭ポ
インタに登録する制御ブロックを指示するポインタを格
納するとともに、登録する制御ブロックの第１のリンク
領域に待行列先頭ポインタの内容、すなわち先頭の制御
ブロックを登録し、また前記優先度比較の結果、登録す
る制御ブロックの優先度がより低い場合は、先頭の制御
ブロックの第１のリンク領域にしたがい、次の優先度の
制御ブロックと優先度を比較し、以降上述した同様の動
作をくり返して、最後に登録する制御ブロックより高位
で、かつ最後尾の制御ブロックの第１のリンク領域に登
録する。先頭の制御ブロックを取り出すときは、その第
２のリンク領域の示す制御ブロックの有無により、“有
り”のときは取り出す制御ブロックの第１と第２のリン
ク領域の内容を、それぞれ次の制御ブロックの第１のリ
ンク領域と待行列先頭ポインタに格納し、“無し”のと
きは待行列先頭ポインタへ取り出す制御ブロックの第１
のリンク領域の内容を格納する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の優先度付き待行列制御方式の実施例に
よる、待行列へ制御ブロック２ａを登録する処理の流れ
図、第２図は第１図に示した登録処理を実施した場合、
必然的に伴う待行列の先頭から制御ブロック２目を取出
す処理の流れ図、第３図（ａ） 、 （ｂ）は、それぞ
れ本実施例による制御の対象となる待行列の構成と登録
する制御ブロック２ａを示す図である。
よる、待行列へ制御ブロック２ａを登録する処理の流れ
図、第２図は第１図に示した登録処理を実施した場合、
必然的に伴う待行列の先頭から制御ブロック２目を取出
す処理の流れ図、第３図（ａ） 、 （ｂ）は、それぞ
れ本実施例による制御の対象となる待行列の構成と登録
する制御ブロック２ａを示す図である。
第３図（ｂ）に示す制御ブロック２ａは、待行列中で異
なる次の優先度の先頭の制御ブロック２１１をリンクす
る第１リンクを格納するための領域（以後第１リンクと
称する）２１６と、同一優先度の次の制御ブロック２ｉ
ｋをリンクする第２リンクを格納するための領域（以後
第２リンクと称する）２２ａと、処理の優先度を示す領
域２３゜と、その他の情報の領域２４ａから構成される
。
なる次の優先度の先頭の制御ブロック２１１をリンクす
る第１リンクを格納するための領域（以後第１リンクと
称する）２１６と、同一優先度の次の制御ブロック２ｉ
ｋをリンクする第２リンクを格納するための領域（以後
第２リンクと称する）２２ａと、処理の優先度を示す領
域２３゜と、その他の情報の領域２４ａから構成される
。
第３図（ａ）に示す待行列は、待行列先頭ポインタ１と
、同一の最高優先度を有し、先入れ順に待行列先頭ポイ
ンタ１より逐次リンクされたｎ個の制御ブロック２１１
〜２１ｎと、次の優先度を存し、制御ブロック２．１か
らリンクされた制御ブロック２□、と、以下同様に優先
度の異なる制御ブロック群がリンクされて、最後尾にリ
ンクされた最低優先度のｎ個の制御ブロック２．〜２゜
。とより構成されている。したがって、優先度を異にす
る各制御ブロック列間は、それぞれの先頭の制御ブロッ
ク２１１〜２７間がそれぞれの第１リンク２１０〜２１
（ｍ−１１１によりリンクされ、各制御ブロック列内で
はそれぞれの第２リンク２２．４〜２１＋ｎ−＋＋を介
してリンクされている。また、いま登録する制御ブロッ
ク２ａを指示するポインタはレジスタＲ，（不図示）に
格納されており、レジスタＲ＋ 、Ｒ２、Ｒ３（いずれ
も不図示）は本実施例による処理に用いるワークレジス
タである。
、同一の最高優先度を有し、先入れ順に待行列先頭ポイ
ンタ１より逐次リンクされたｎ個の制御ブロック２１１
〜２１ｎと、次の優先度を存し、制御ブロック２．１か
らリンクされた制御ブロック２□、と、以下同様に優先
度の異なる制御ブロック群がリンクされて、最後尾にリ
ンクされた最低優先度のｎ個の制御ブロック２．〜２゜
。とより構成されている。したがって、優先度を異にす
る各制御ブロック列間は、それぞれの先頭の制御ブロッ
ク２１１〜２７間がそれぞれの第１リンク２１０〜２１
（ｍ−１１１によりリンクされ、各制御ブロック列内で
はそれぞれの第２リンク２２．４〜２１＋ｎ−＋＋を介
してリンクされている。また、いま登録する制御ブロッ
ク２ａを指示するポインタはレジスタＲ，（不図示）に
格納されており、レジスタＲ＋ 、Ｒ２、Ｒ３（いずれ
も不図示）は本実施例による処理に用いるワークレジス
タである。
次に、本実施例による処理を第１図と第２図の流れ図を
参照して説明する。
参照して説明する。
（１）制御ブロック２ａの待行列への登録処理（第１図
） まず、待行列先頭ポインタ１を判定する（ステップ２０
１）。待行列先頭ポインタ１が“０“ならば待行列がな
いことを示しており、登録する制御ブロック２．のポイ
ンタを示すレジスタＲ１の内容を待行列先頭ポインタ１
へ格納しくステップ２０２）、登録処理を終了する。待
行列先頭ポインタ１が“０”でないならば待行列がある
ことを示しており、待行列先頭ポインタ１の内容をレジ
スタＲ１へ格納しくステップ２．．０３）、待行列先頭
ポインタ１のアドレスをレジスタＲ２へ格納する（ステ
ップ２０４）。
） まず、待行列先頭ポインタ１を判定する（ステップ２０
１）。待行列先頭ポインタ１が“０“ならば待行列がな
いことを示しており、登録する制御ブロック２．のポイ
ンタを示すレジスタＲ１の内容を待行列先頭ポインタ１
へ格納しくステップ２０２）、登録処理を終了する。待
行列先頭ポインタ１が“０”でないならば待行列がある
ことを示しており、待行列先頭ポインタ１の内容をレジ
スタＲ１へ格納しくステップ２．．０３）、待行列先頭
ポインタ１のアドレスをレジスタＲ２へ格納する（ステ
ップ２０４）。
次に、登録する制御ブロック２１の領域２３１の内容（
以下優先度２３．と称する）と待行列中の制御ブロック
２Ｒ１（レジスタＲ５の内容に対応する制御ブロック、
すなわちいまの場合、先頭の制御ブロック２１．を示す
、以下同様）の優先度２３ Ｆ＋、が等しいか否かを比
較して（ステップ２０５）、優先度２３．が優先度２３
Ｒ１と同一優先度でないならば、ざらに優先度２３８と
優先度２３ＲＩの高低を判定して（ステップ２０６）、
待行列中の制御ブロック２ＲＩの優先度２３Ｒ１より登
録する制御ブロック２１の優先度２３８が低い場合、待
行列中の制御ブロック２ＲＩの第１リンク２．１Ｒ，を
判定する（ステップ２０７）。このとき、待行列中の制
御ブロック２ＲＩの第１リンク２１ Ｒ，の値が“０”
ならば待行列の終りを示しており、待行列中の制御ブロ
ック２□の第１リンク２１Ｒ１へ、登録する制御ブロッ
ク２ａのポインタを示すレジスタＲ８の内容を格納しく
ステップ２０Ｂ）、登録処理を終了する。前記ステップ
２０７の判定により、待行列中の制御ブロック２Ｒ１の
第１リンク２１Ｒ１の値が“０”でないならば待行列が
続くことを示しており、レジスタＲ２ヘレジスタＲ，の
内容を格納しくステップ２０９）、待行列中の制御ブロ
ック２ＲＩの第１リンク２１Ｒ，の内容（次の優先度を
もつ制御ブロック２Ｊｌのポインタ）をレジスタＲ１へ
格納しくステップ２１０）、ステップ２０５から再び同
様の動作をくり返す。
以下優先度２３．と称する）と待行列中の制御ブロック
２Ｒ１（レジスタＲ５の内容に対応する制御ブロック、
すなわちいまの場合、先頭の制御ブロック２１．を示す
、以下同様）の優先度２３ Ｆ＋、が等しいか否かを比
較して（ステップ２０５）、優先度２３．が優先度２３
Ｒ１と同一優先度でないならば、ざらに優先度２３８と
優先度２３ＲＩの高低を判定して（ステップ２０６）、
待行列中の制御ブロック２ＲＩの優先度２３Ｒ１より登
録する制御ブロック２１の優先度２３８が低い場合、待
行列中の制御ブロック２ＲＩの第１リンク２．１Ｒ，を
判定する（ステップ２０７）。このとき、待行列中の制
御ブロック２ＲＩの第１リンク２１ Ｒ，の値が“０”
ならば待行列の終りを示しており、待行列中の制御ブロ
ック２□の第１リンク２１Ｒ１へ、登録する制御ブロッ
ク２ａのポインタを示すレジスタＲ８の内容を格納しく
ステップ２０Ｂ）、登録処理を終了する。前記ステップ
２０７の判定により、待行列中の制御ブロック２Ｒ１の
第１リンク２１Ｒ１の値が“０”でないならば待行列が
続くことを示しており、レジスタＲ２ヘレジスタＲ，の
内容を格納しくステップ２０９）、待行列中の制御ブロ
ック２ＲＩの第１リンク２１Ｒ，の内容（次の優先度を
もつ制御ブロック２Ｊｌのポインタ）をレジスタＲ１へ
格納しくステップ２１０）、ステップ２０５から再び同
様の動作をくり返す。
前記ステップ２０６の判定により、待行列中の制御ブロ
ック２ＲＩの優先度２３ＲＩより登録する制御ブロック
２．の優先度２３．が高い場合、登録する制御ブロック
２．の第１リンク２１１１へレジスタＲ３の内容を格納
しくステップ２１１）、待行列中の制御ブロック２Ｒ２
の第１リンク２１Ｒ２（いまの場合、待行列先頭ポイン
タ１）へ、登録する制御ブロック２ａのポインタを示す
レジスタＲ１の内容を格納しくステップ２１２）、登録
処理を終了する。
ック２ＲＩの優先度２３ＲＩより登録する制御ブロック
２．の優先度２３．が高い場合、登録する制御ブロック
２．の第１リンク２１１１へレジスタＲ３の内容を格納
しくステップ２１１）、待行列中の制御ブロック２Ｒ２
の第１リンク２１Ｒ２（いまの場合、待行列先頭ポイン
タ１）へ、登録する制御ブロック２ａのポインタを示す
レジスタＲ１の内容を格納しくステップ２１２）、登録
処理を終了する。
前記ステップ２０５の判定により、待行列中の制御ブロ
ック２Ｒ１の優先度２３Ｒ，と登録する制御ブロック２
ａの優先度２３８が等しい場合、待行列中の制御ブロッ
ク２Ｒ１の第２リンク２２Ｒ１を判定する（ステップ２
１３）。待行列中の制御ブロック２旧の第２リンク２２
ＲＩの値が“０″でないならば同一優先度の待行列があ
ることを示しており、待行列中の制御ブロック２□の第
２リンク２２Ｒ１の内容をレジスタＲ１へ格納しくステ
ップ２１４）、ステップ２１３から再び同様の動作をく
り返す。そこで待行列中の制御ブロック２Ｒ１の第２リ
ンク２２ＲＩの値が“０”な５らば同一優先度の待行列
の最後を示しており、待行列中の同一優先度の最後の制
御ブロック２ＲＩの第２リンク２２□へ、登録する制御
ブロック２ａのポインタを示すレジスタＲ１の内容を格
納しくステップ２１５）、登録処理を終了する。
ック２Ｒ１の優先度２３Ｒ，と登録する制御ブロック２
ａの優先度２３８が等しい場合、待行列中の制御ブロッ
ク２Ｒ１の第２リンク２２Ｒ１を判定する（ステップ２
１３）。待行列中の制御ブロック２旧の第２リンク２２
ＲＩの値が“０″でないならば同一優先度の待行列があ
ることを示しており、待行列中の制御ブロック２□の第
２リンク２２Ｒ１の内容をレジスタＲ１へ格納しくステ
ップ２１４）、ステップ２１３から再び同様の動作をく
り返す。そこで待行列中の制御ブロック２Ｒ１の第２リ
ンク２２ＲＩの値が“０”な５らば同一優先度の待行列
の最後を示しており、待行列中の同一優先度の最後の制
御ブロック２ＲＩの第２リンク２２□へ、登録する制御
ブロック２ａのポインタを示すレジスタＲ１の内容を格
納しくステップ２１５）、登録処理を終了する。
（２）先頭制御ブロック２，１の待行列からの取出し処
理（第２図） まず、待行列先頭ポインタ１の内容をレジスタＲ１へ格
納しくステップ３０１）、レジスタＲ３の内容が“０”
かどうかを判定する（ステップ３０２）。レジスタＲ１
の内容が“０”ならば待行列がないことを示しており、
処理は行われない。もし、レジスタＲ１の内容が“Ｏ”
でないならば待行列があることを示しており、待行列中
の制御ブロック２日重の第１リンク２１Ｒ１の内容をレ
ジスタＲ２へ格納しくステップ３０３）、待行列中の制
御ブロック２ＲＩの第２リンク２２ＲＩの内容をレジス
タＲ３へ格納する（ステップ３０４）。
理（第２図） まず、待行列先頭ポインタ１の内容をレジスタＲ１へ格
納しくステップ３０１）、レジスタＲ３の内容が“０”
かどうかを判定する（ステップ３０２）。レジスタＲ１
の内容が“０”ならば待行列がないことを示しており、
処理は行われない。もし、レジスタＲ１の内容が“Ｏ”
でないならば待行列があることを示しており、待行列中
の制御ブロック２日重の第１リンク２１Ｒ１の内容をレ
ジスタＲ２へ格納しくステップ３０３）、待行列中の制
御ブロック２ＲＩの第２リンク２２ＲＩの内容をレジス
タＲ３へ格納する（ステップ３０４）。
そこで、レジスタＲ３の内容を判定しくステップ３０５
）、レジスタＲ３の内容が“０”でないならば同一優先
度の待行列があることを示しており、待行列中の制御ブ
ロック２Ｒ３の第１リンク２１Ｒ３へレジスタＲ２の内
容を格納しくステップ３０６）、待行列先頭ポインタ１
ヘレジスタＲ３の内容を格納しくステップ３０７）、処
理を終了する。このとき、レジスタＲ１に取出した制御
ブロック２１１のポインタが格納されている。また、前
記ステップ３０５の判定により、レジスタＲ１の内容が
°゛０°°ならば同一優先度の待行列がないことを示し
ており、待行列先頭ポインタ１ヘレジスタＲ２の内容を
格納しくステップ３０８）、処理を終了する。このとき
、レジスタＲ１に取出した制御ブロック２０のポインタ
が格納されている。
）、レジスタＲ３の内容が“０”でないならば同一優先
度の待行列があることを示しており、待行列中の制御ブ
ロック２Ｒ３の第１リンク２１Ｒ３へレジスタＲ２の内
容を格納しくステップ３０６）、待行列先頭ポインタ１
ヘレジスタＲ３の内容を格納しくステップ３０７）、処
理を終了する。このとき、レジスタＲ１に取出した制御
ブロック２１１のポインタが格納されている。また、前
記ステップ３０５の判定により、レジスタＲ１の内容が
°゛０°°ならば同一優先度の待行列がないことを示し
ており、待行列先頭ポインタ１ヘレジスタＲ２の内容を
格納しくステップ３０８）、処理を終了する。このとき
、レジスタＲ１に取出した制御ブロック２０のポインタ
が格納されている。
以上説明したように、本発明は、先入れ先出し技法で優
先度付き待行列へ登録する制御ブロック内に、優先度の
異なる制御ブロックをリンクするための第１のリンク領
域と同一優先度の制御ブロックをリンクするための第２
のリンクｆ７＠とを設け、登録する制御ブロックと待行
列先頭の制御ブロックとの優先度を比較して、それらの
優先度が等しいときは、先頭の制御ブロックの第２のリ
ンク領域の示す次の制御ブロックの第２のリンク領域を
調べ、以後、同様の動作をくり返して最後に最後尾の制
御ブロックの第２のリンク領域に登録し、また前記優先
度比較の結果、登録する制御ブロックの優先度がより低
い場合は先頭の制御ブロックの第１のリンク領域にした
がい、次の優先度の制御ブロックと優先度を比較し、以
後、上述した同様の動作をくり返して最後に、登録する
制御ブロックより高位で、かつ最後尾の制御ブロックの
第１のリンク領域に登録することにより、待行列中の制
御ブロックへのアクセス回数を削減することができる効
果がある。
先度付き待行列へ登録する制御ブロック内に、優先度の
異なる制御ブロックをリンクするための第１のリンク領
域と同一優先度の制御ブロックをリンクするための第２
のリンクｆ７＠とを設け、登録する制御ブロックと待行
列先頭の制御ブロックとの優先度を比較して、それらの
優先度が等しいときは、先頭の制御ブロックの第２のリ
ンク領域の示す次の制御ブロックの第２のリンク領域を
調べ、以後、同様の動作をくり返して最後に最後尾の制
御ブロックの第２のリンク領域に登録し、また前記優先
度比較の結果、登録する制御ブロックの優先度がより低
い場合は先頭の制御ブロックの第１のリンク領域にした
がい、次の優先度の制御ブロックと優先度を比較し、以
後、上述した同様の動作をくり返して最後に、登録する
制御ブロックより高位で、かつ最後尾の制御ブロックの
第１のリンク領域に登録することにより、待行列中の制
御ブロックへのアクセス回数を削減することができる効
果がある。
第１図は本発明の優先度付き待行列制御方式の一実施例
による、待行列へ制御ブロック２８を登録する処理の流
れ図、第２図は第１図に示した登録処理を実施した場合
、必然的に伴う待行列の先頭制御ブロック２１１を取り
出す処理の流れ図、第３図（ａ） 、 （ｂ）は、それ
ぞれ本実施例による制御の対象となる待行列の構成と、
登録する制御ブロック２ａを示す図である。
による、待行列へ制御ブロック２８を登録する処理の流
れ図、第２図は第１図に示した登録処理を実施した場合
、必然的に伴う待行列の先頭制御ブロック２１１を取り
出す処理の流れ図、第３図（ａ） 、 （ｂ）は、それ
ぞれ本実施例による制御の対象となる待行列の構成と、
登録する制御ブロック２ａを示す図である。
Claims (1)
- 【特許請求の範囲】 １、待行列に登録する制御ブロック内に、その処理の優
先度を示す領域を有し、該優先度順に先入れ先出し技法
を用いて制御ブロックを待行列に登録して情報処理を行
う情報処理システムにおいて、登録する制御ブロック内
に、待行列中で、自身の優先度と異なる次の優先度を有
する制御ブロックの先頭のものをリンクするポインタを
格納するための第１のリンク領域と、自身の優先度と同
一の優先度を有する次の制御ブロックをリンクするポイ
ンタを格納するための第２のリンク領域を有しており、 登録する制御ブロックと待行列の先頭の制御ブロックと
の優先度比較の結果、登録する制御ブロックの優先度が
先頭の制御ブロックの優先度に等しい場合には、先頭の
制御ブロックの第２のリンク領域を判定して、次の制御
ブロックが存在するときはさらにその制御ブロックの第
２のリンク領域を判定して以下同様の動作をくり返し、
次の制御ブロックが存在しないとき最後の制御ブロック
の第２のリンク領域へ、登録する制御ブロックを指示す
るポインタを格納して登録処理を終了し、前記優先度比
較の結果、先頭の制御ブロックの優先度より登録する制
御ブロックの優先度が高い場合には、登録する制御ブロ
ックの第１のリンク領域へ待行列の先頭の制御ブロック
を示す待行列先頭ポインタの内容を格納し、さらに待行
列先頭ポインタの内容を、登録する制御ブロックを指示
するポインタで置換して登録処理を終了し、前記優先度
比較の結果、登録する制御ブロックの優先度が先頭の制
御ブロックの優先度より低い場合には、先頭の制御ブロ
ックの第１のリンク領域を判定して、該制御ブロックよ
り低い優先度の制御ブロックが存在しないときは、その
第１のリンク領域に、登録する制御ブロックを指示する
ポインタを格納して登録処理を終了し、先頭の制御ブロ
ックより低い優先度の制御ブロックが存在するときは、
該優先度の低い制御ブロックを先頭の制御ブロックとし
て同様に上述した動作をくり返して、最後に登録処理を
終了する登録手段と、待行列の先頭の制御ブロックの第
２のリンク領域が示す次の制御ブロックが存在しないと
きは、待行列先頭ポインタへ先頭の制御ブロックの第１
のリンク領域の内容を格納し、先頭の制御ブロックの第
２のリンク領域が次の制御ブロックの存在を示している
ときは、先頭の制御ブロックの第１のリンク領域の内容
を第２のリンク領域が示す次の制御ブロックの第１のリ
ンク領域へ格納するとともに、待行列先頭ポインタの内
容を先頭の制御ブロックの第２のリンク領域の内容で置
換して、それぞれ待行列からの制御ブロックの取出しを
終了する取出し手段とを有する優先度付き待行列制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22015288A JPH0267639A (ja) | 1988-09-01 | 1988-09-01 | 優先度付き待行列制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22015288A JPH0267639A (ja) | 1988-09-01 | 1988-09-01 | 優先度付き待行列制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267639A true JPH0267639A (ja) | 1990-03-07 |
Family
ID=16746705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22015288A Pending JPH0267639A (ja) | 1988-09-01 | 1988-09-01 | 優先度付き待行列制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267639A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130929A (ja) * | 1990-09-21 | 1992-05-01 | Nec Corp | キュー管理方式 |
| US5229248A (en) * | 1990-08-16 | 1993-07-20 | Konica Corporation | Silver halide photographic light sensitive material |
| JPH07271613A (ja) * | 1994-03-29 | 1995-10-20 | Kofu Nippon Denki Kk | プロセス管理方法 |
-
1988
- 1988-09-01 JP JP22015288A patent/JPH0267639A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229248A (en) * | 1990-08-16 | 1993-07-20 | Konica Corporation | Silver halide photographic light sensitive material |
| JPH04130929A (ja) * | 1990-09-21 | 1992-05-01 | Nec Corp | キュー管理方式 |
| JPH07271613A (ja) * | 1994-03-29 | 1995-10-20 | Kofu Nippon Denki Kk | プロセス管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7111289B2 (en) | Method for implementing dual link list structure to enable fast link-list pointer updates | |
| JP3520709B2 (ja) | ネットワークアドレス検索方式 | |
| JPH0267639A (ja) | 優先度付き待行列制御方式 | |
| US5343557A (en) | Workstation controller with full screen write mode and partial screen write mode | |
| US5430874A (en) | Control method and system for managing memory control blocks of programmed tasks in a multi-processing system | |
| US5046025A (en) | Data transmission optimizer including multi-pass symbol buffer optimization, trial generation feature and MDT reset voting feature | |
| JPH04199431A (ja) | 優先度付き待行列制御方式 | |
| JPH04199430A (ja) | 優先度付き待行列制御方式 | |
| JPS6266326A (ja) | 日本語デ−タ整列処理方式 | |
| JPH08161244A (ja) | データ伝送方法 | |
| CN114328737A (zh) | 一种基于有向无环图的区块链系统中区块的定序方法 | |
| JPH01258125A (ja) | レコードのキー順検索方式 | |
| JPH01300741A (ja) | 伝送データ径路履歴格納方式 | |
| JPH04143841A (ja) | 複数ホスト間のデータベース更新方式 | |
| JPH07281871A (ja) | データ交換方法 | |
| JPS6243752A (ja) | 信号制御装置 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPS62150432A (ja) | コマンド解析方式 | |
| JPS62231346A (ja) | デ−タ格納方式 | |
| JPH03269744A (ja) | キャッシュメモリ制御方式 | |
| JPH0689262A (ja) | 会話型処理における動的レコード制御方式 | |
| JPH03166619A (ja) | プリンタ装置への非同期出力方式 | |
| JPH04242458A (ja) | 分散データベースシステム | |
| JPH02263268A (ja) | データ検索方式 | |
| JPH04220749A (ja) | 情報変更処理方式 |