JPH04199431A

JPH04199431A - 優先度付き待行列制御方式

Info

Publication number: JPH04199431A
Application number: JP33570390A
Authority: JP
Inventors: Takaharu Kobayashi; 隆治小林
Original assignee: NEC Solution Innovators Ltd
Current assignee: NEC Solution Innovators Ltd
Priority date: 1990-11-29
Filing date: 1990-11-29
Publication date: 1992-07-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理システムにおける待行列制御方式に関
し、特に待行列に登録する制御ブロックをその優先度に
したがって先入れ先出し技法で待行列へ登録する優先度
付き待行列制御方式に関する。

〔従来の技術］従来、この種の優先度付き待行列制御方式は、待行列に
登録する制御ブロック内に次の制御ブロックをリンクす
るポインタを格納するための一つのリンク領域と該ｌｌ
１ｌｌｌブロツクの処理の優先度を示す領域を持ち、制
御ブロックを先入れ先出し技法で待行列へ登録する場合
、その優先度を待行列に登録されている制御ブロックの
優先度′と比較して、その順序にしたがい登録していた
。

〔発明が解決しようとする課題〕

上述した従来の優先度付き待行列制御方式は、優先度付
き待行列へ優先度の最も低い制御ブロックを先入れ先出
し技法で登録する場合、待行列に登録されているすべて
の制御ブロックをアクセスしなければならないので、制
御ブロックへのアクセス回数が多くて、システムの処理
性能が低下するという欠点がある。

〔課題を解決するための手段〕

本発明の優先度付き待行列１１Ｈ１Ｄ方式は、登録する
制御ブロック内に、待行列中で、自身の優先度と異なる
次の優先度を有する制御ブロックの先頭のものをリンク
するポインタを格納するための第１のリンク領域と、自
身の優先度と同一の優先度を有する次の制御ブロックを
リンクするポインタを格納するための第２のリンク領域
と、同一優先度の制御ブロック中の先頭の制御ブロック
がその最後の制御ブロックをリンクするポインタを格納
するための第３のリンク領域を有しており、登録する制御ブロックと待行列の先頭の制御ブロックと
の優先度比較の結果、登録する制御ブロックの優先度が
先頭の制御ブロックの優先度に等しい場合には、先頭の
制御ブロックの第３のリンク領域を判定して、該領域が
指示する同一優先度の制御ブロックがないときは先頭の
制御ブロックの第２と第３のリンク領域へ、登録する制
御ブロックを指示するポインタを格納し、該第３のリン
ク領域が指示する同一優先度の最後の制御ブロックがあ
るとぎは、該最後の制御ブロックの第２のリンク領域と
先頭の制御ブロックの第３のリンク領域に、登録する制
御ブロックを指示するポインタを格納して、それぞれ登
録処理を終了し、前記優先度比較の結果、待行列中の先
頭の制御ブロックの優先度より登録する制御ブロックの
優先度が高い場合には、登録する制御ブロックの第１の
すツク領域へ待行列の先頭の制御ブロックを示す持持ｕ
Ｊ先頭ポインタの内容を格納し、さらに待行列先頭ポイ
ンタの内容を、登録する制御ブロックを指示するポイン
タで置換して登録処理を終了し、前記優先度比較の結果
、登録する制御ブロックの優先度が先頭の制御ブロック
の優先度より低い場合には、先頭の制御ブロックの第１
のリンク領域を判定して、先頭の制御ブロックより優先
度の低い制御ブロックがなければ先頭の制御ブロックの
第１のリンク領域に、登録する制御ブロックを指示する
ポインタを格納して登録処理を終了し、先頭の制御ブロ
ックより低い優先度の制御ブロックが存在するときは、
該優先度の低い制御ブロックを先頭の１Ｉ１１１［ｌブ
ロックとして同様に上述した動作をくり返して最後に処
理を終了する登録手段と、待行列の先頭の制御ブロック
の第２のリンク領域を判定して、先頭の制御ブロックに
続く同一優先度の制御ブロックがない場合は、待行列先
頭ポインタへ先頭の制御ブロックの第１のリンク領域の
内容を格納して処理を終了し、該制御ブロックに続く同
一優先度の制御ブロックがある場合は、もし、先頭の制
御ブロックの第２のリンク領域と第３のリンク領域の内
容が等しいときは第２のリンク領域が示す制御ブロック
の第１のリンク領域へ先頭の制御ブロックの第１のリン
ク領域の内容を格納し、もし、先頭の制御ブロックの第
２と第３のリンク領域の内容が異なるときは先頭の制御
ブロックの第１と第３のリンク領域の内容を、第２のリ
ンク領域が示す制御ブロックの第１と第３のリンク領域
へそれぞれ格納して、さらに、いずれのときにも、待行
列先頭ポインタへ先頭の制御ブロックの第２のリンク領
域の内容を格納して処理を終了する待行列からの１１１
１ブロツクの取出し手段とを有している。

〔作用〕

登録する制御ブロックと待行列先頭の制御ブロックとの
優先度を比較して、それらの優先度が等しい場合は、先
頭の制御ブロックの第３のリンク領域にしたがい、その
次の制御ブロックがないとき、先頭の制御ブロックの第
２と第３のリンク領域へ、登録する制御ブロックのポイ
ンタを登録し、第３のリンク領域がリンクする制御ブロ
ックがあるとき、最後尾の制御ブロックの第２のリンク
領域と先頭の制御ブロックの第３のリンク領域へ、登録
する制御ブロックのポインタを登録し、また、登録する
制御ブロックの優先度がより高い場合は、待行列先頭ポ
インタに、登録する制御ブロックのポインタを格納する
とともに、登録する制御ブロックの第１のリンク領域に
待行列先頭ポインタの内容を登録し、また、登録する制
御ブロックの優先度がより低い場合は、先頭の制御ブロ
ックの第１のリンク領域にしたがい次の優先度の先頭の
制御ブロックと優先度を比較し、以後同様の動作をくり
返して最後に、登録する制御ブロックより高位で、かつ
、最後尾の先頭制御ブロックの第１のリンク領域に、登
録する制御ブロックのポインタを登録することにより、
待行列への制御ブロックの登録のためのアクセス回数を
削減することができる。先頭の制御ブロックを取出す場
合は、先頭の制御ブロックの第２のリンク領域にしたが
い、これに続く制御ブロックがないとき、待行列先頭ポ
インタへ先頭のｔｄ１ｍブロックの第１のリンク領域の
内容を格納し、先頭の制御ブロックに続く制御ブロック
があるとき、先頭の制御ブロックの第１と第２のリンク
領域の内容をそれぞれ、次の制御ブロックの第１のリン
ク領域と待行列先頭ポインタとに格納し、さらに次の制
御ブロックに続く制御ブロックがあるときは先頭の制御
ブロックの第３のリンク領域の内容を次の制御ブロック
の第３のリンク領域に格納して、先頭の制御ブロックの
取出し処理を終る。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の優先度付き待行列制一方式の一実施例
による、待行列へ制御ブロック２ａを登録する処理の流
れ図、第２図は第１図に示した登録処理を実施した場合
、必然的に伴う待行列の先頭から制御ブロック２１１を
取出す処理の流れ図、第３図（ａ）　、（ｂ）は、それ
ぞれ本実施例による制御の対象となる待行列の構成と登
録する制御ブロック２ａを示す図である。

第３図（ｂ）に示す制御ブロック２ａは、待行列中で異
なる次の優先度の先頭の制御ブロック２工１をリンクす
る第１リンクを格納するための領域（以後第１リンクと
称する）２１ａと、同一優先度の次の制御ブロック２．
ｋをリンクする第２リンクを格納するための領域（以後
第２リンクと称する）２２ａと、同一優先度の制御ブロ
ック中の先頭の制御ブロックがその最後の制御ブロック
をリンクする第３リンクを格納するための領域〈以後第
３リンクと称する）２３ａと、処理の優先度を示す領ｔ
ｄ２４ａと、その他の情報の領域２５ａより構成される
。第３図（ａ）に示す待行列は、待行列の先頭の制御ブ
ロック２１１をリンクする待行列先頭ポインタ１と、同
一の最高優先度を有し、先入れ順に逐次リンクされた３
個の制御ブロック２１１〜２１３と、次の優先度を有し
、制御ブロック２１１からリンクされた制御ブロック２
２１と、以下同様に優先度の異なる制御ブロック列群が
順にリンクされて、最後尾にリンクされた最低侵先唯の
２個の制御ブロック２ｎ＋および２ｎ２とより構成され
ている。したがって、優先度を異にする各制御ブロック
列は、それぞれの先頭の制御ブロック２１１〜２ｎ１が
、それぞれの第１リンク２１１１〜２１０１問をリンク
され、各制御ブロック列内ではそれぞれの第２リンク２
２１１〜２２０２間が各列毎にリンクされている。また
、いま登録する制御ブロック２ａを指示するポインタは
レジスタＲａ（不図示）に格納されており、レジスタＲ
＋　。

Ｒ２，Ｒ３，Ｒ４（いずれも不図示）は本実施例による
処理に用いるワークレジスタである。

次に、本実施例による処理を第１図と第２図の流れ図を
参照して説明する。

（１）制御ブロック２ａの待行列への登録処理（第１図
）まず、待行列先頭ポインタ１を判定する（ステップ２０
１）。待行列先頭ポインタ１が０″ならば待行列がない
ことを示しており、登録する制御ブロック２ａのポイン
タを示すレジスタＲａの内容を待行列先頭ポインタ１へ
格納しくステップ２０２）　、登録処理を終了する。待
行列先頭ポインタ１が“０″でないならば待行列がある
ことを示しており、待行列先頭ポインタ１の内容をレジ
スタＲ１へ格納しくステップ２０３）、待行列先頭ポイ
ンタ１のアドレスをレジスタＲ２へ格納する（ステップ
２０４）。

次に、登録する制御ブロック２ａの領域２４ａの内容（
以下優先度２４ａと称する）と待行列中の制御ブロック
２Ｒ１（レジスタＲ１の内容に対応する１ｌｌｌｌｌブ
ロツク、すなわちいまの場合、先頭のｉ制御ブロック２
１１を指す、以下同様）の優先度２４Ｒ１が等しいか否
かを比較して（ステップ２０５）、優先度２４ａが優先
度２４ＲＩと同一優先度でないならば、さらに優先度２
４ａと優先度２４Ｒ１の高低を判定して（ステップ２０
６）　、待行列中の制御ブロック２Ｒ１の優先度２４Ｒ
】より登録する制御ブロック２ａの優先度２４ａが低い
場合、待行列中の制御ブロック２Ｒ１の第１リンク２１
Ｒ１を判定する〈ステップ２０７）。このとき、待行列
中の制御ブロック２Ｒ１の第１リンク２１Ｒ１の値がＯ
”ならば待行列の終りを示しており、待行列中の制御ブ
ロック２Ｒ１の第１リンク２１Ｒ】へ登録する制御ブロ
ック２ａのポインタを示すレジスタＲａの内容を格納し
くステップ２０８）、登録処理を終了する。前記ステッ
プ２０７の判定により、待行列中の制御ブロック２Ｒ１
の第１リンク２１Ｒ１の値が００″でないならば待行列
が続くことを示しており、レジスタＲ２ヘレジスタＲ１
の内容を格納しくステップ２０９）、待行列中の制御ブ
ロック２Ｒ１の第１リンク２１Ｒ１の内容をレジスタＲ
１へ格納しくステップ２１０）、ステップ２０５から再
び同様の動作をくり返す。

前記ステップ２０６の判定により、待行列中の制御ブロ
ック２Ｒ１の優先度２４Ｒ１より登録する制御ブロック
２ａの優先度２４ａが高い場合、登録する制御ブロック
２ａの第１リンク２１ａへレジスタＲ１の内容を格納し
くステップ２１１＞、待行列中の制御ブロック２Ｒ２の
第１リンク２１Ｒ２（いまの場合、待行列先頭ブロック
１）へ登録する制御ブロック２ａのポインタを示すレジ
スタＲａの内容を格納しくステップ２１２）　、登録処
理を終了する。

前記ステップ２０５の判定により、待行列中の制御ブロ
ック２Ｒ１の優先度２４Ｒ１と登録する制御ブロック２
ａの優先度２４ａが等しい場合、レジスタＲ２ヘレジス
タＲ１の内容を格納しくステップ２１３＞、待行列中の
制御ブロック２Ｒ１の第３リンク２３Ｒ１を判定する（
ステップ２１４）。待行列中の制御ブロック２Ｒ１の第
３リンク２３Ｒ１の値が“Ｏ″でないならば同一優先度
の待行列が続くことを示しており、待行列中の同一優先
度の制御ブロック２１２をバイパスするため待行列中の
制御ブロック２Ｒ１の第３リンク２３Ｒ１の内容をレジ
スタＲ１へ格納する（ステップ２１５）。もし、待行列
中の制御ブロック２Ｒ１の第３リンク２３Ｒ１の値が“
０“ならば同一優先度の待行列がないことを示している
。そこで、待行列中の同一優先度の最初の制御ブロック
２Ｒ２の第３リンク２３Ｒ２へ、登録する制御ブロック
２ａのポインタを示すレジスタＲａの内容を格納しくス
テップ２１６）、待行列中の同一優先度の最後の制御ブ
ロック２ＲＩの第２リンク２２Ｒ１へ、登録する制御ブ
ロッ゛り２ａのポインタを示すレジスタＲａの内容を格
納しくステップ２１７）、登録処理を終了する。

（２）先頭１ＩｌＩＩｌブロツク２１１の待行列からの
取出し処理（第２図）まず、待行列先頭ポインタ１の内容をレジスタＲ１へ格
納しくステップ３０１　）　、レジスタＲ１の内容が“
ＯＩＩかどうかを判定する（ステップ３０２）。レジス
タＲ１の内容が“Ｏｎならば待行列がないことを示して
おり、処理は行われない。

もし、レジスタＲ１の内容が０″でないならば待行列が
あることを示しており、待行列中の制御ブロック２Ｒ１
の第１リンク２１Ｒ１の内容をレジスタＲ２へ格納しく
ステップ３０３）　、待行列中のＩＩＩ御ブロブロック
２Ｆ？１２リンク２２Ｒ１の内容をレジスタＲ３へ格納
しくステップ３０４）、待行列中の制御ブロック２Ｒ１
の第３リンク２３Ｒ１の内容をレジスタＲ４へ格納する
〈ステップ３０５）。

そこで、レジスタＲ３の内容を判定しくステップ３０６
）　、レジスタＲ３の内容が０″ならば同一優先度の待
行列がないことを示しており、待行列先頭ポインタ１ヘ
レジスタＲ２の内容を格納しくステップ３０７）　、処
理を終了する。このとき、レジスタＲ１には取出した制
御ブロック２１１のポインタが格納されている。また、
前記ステップ３０６の判定により、レジスタＲ３の内容
がＯ″でないならば同一優先度の待行列があることを示
している。そこで、レジスタＲ３の内容とレジスタＲ４
の内容が等しいかどうか判定しくステップ３０８）、レ
ジスタＲ３の内容とレジスタＲ４の内容が等しくない場
合、待行列中の同一優先度の次の制御ブロック２　Ｒ３
の第３リンク２３Ｒ３ヘレジスタＲＪの内容を格納しく
ステップ３０９）　、該制御ブロック２　Ｒ３の第１リ
ンク２１Ｒ３ヘレジスタＲ２の内容を格納するくステッ
プ３１ｏ）。また、前記ステップ３０８の判定により、
レジスタＲ３の内容とレジスタＲ４の内容が等しい場合
も前記ステップ３１０と同様の処理を行う。次に、待行
列先頭ポインタ１ヘレジスタＲ３の内容を格納しくステ
ップ３１１）、処理を終了する。このとき、レジスタＲ
１に取出した制御ブロック２１１のポインタが格納され
ている。

〔発明の効果〕

以上説明したように、本発明は、先入れ先出し技法で優
先度付き待行列へ登録する制御ブロック内に、優先度の
異なる制御ブロックをリンクするための第１のリンク領
域と同一優先度の次の制御ブロックをリンクする第２の
リンク領域と同一優先度の最後の制御ブロックをリンク
する第３のリンク領域とを設け、登録する制御ブロック
と待行列先頭の制御ブロックとの優先度を比較して、そ
れらの優先度が等しい場合は、先頭の制御ブロックの第
３のリンク領域にしたがい、その次の１１１１１ブロツ
クがないとき、先頭の制御ブロックの第２と第３のリン
ク領域へ登録する制御ブロックのポインタを登録し、第
３のリンク領域がリンクするＩｆ　’ｍブロックがある
とき、最後尾のｌｌ１ｌｌｖＩＪブロツクの第２のリン
ク領域と先頭の制御ブロックの第３のリンク領域へ、登
録する制御ブロックのポインタを登録し、また、登録す
る制御ブロックの優先度がより低い場合は、先頭の制御
ブロックの第１のリンク領域にしたがい次の優先度の先
頭の制御ブロックと優先度を比較し、以後同様の動作を
くり返して最後に、登録する制御ブロックより高位で、
かつ最後尾の先頭制御ブロックの第１のリンク領域に、
登録する制御ブロックのポインタを登録することにより
、待行列への制御ブロックの登録のためのアクセス回数
を削減することができる効果がある。

【図面の簡単な説明】

第１図は本発明の優先度付き待行列制御方式の一実施例
による、待行列へ制御ブロック２日を登録する処理の流
れ図、第２図は第１図に示した登録処理を実施した場合
、必然的に伴う待行列の先頭から制御ブロック２１１を
取出す処理の流れ図、第３図（ａ）　、（ｂ）は、それ
ぞれ本実施例による制御の対象となる待行列の構成と登
録する制御ブロック２ａを示す図である。１・・・待行列先頭ポインタ、２１１〜２ｎ２・・・制御ブロック、２ａ・・・登録する制御ブロック、２１１１〜２１ｎ２．２１ａ・・・第１リンク、２２１
１〜２２ｎ２．２２ａ・・・第２リンク、２３１１〜２
３ｎ２．２３ａ・・・第３リンク、２４１１〜２４ｎ２
．２４ａ・・・優先度、２５１１〜２５ｎ２．２５ａ・
・・その他情報、２０１〜２１７，３０１〜３１１・・
・ステップ。第１図１７Ｒ− 第２図

Claims

【特許請求の範囲】待行列に登録する制御ブロック内に、その処理の優先度
を示す領域を有し、該優先度順に先入れ先出し技法を用
いて制御ブロックを待行列に登録して情報処理を行う情
報処理システムにおいて、登録する制御ブロック内に、
待行列中で、自身の優先度と異なる次の優先度を有する
制御ブロックの先頭のものをリンクするポインタを格納
するための第１のリンク領域と、自身の優先度と同一の
優先度を有する次の制御ブロックをリンクするポインタ
を格納するための第２のリンク領域と、同一優先度の制
御ブロック中の先頭の制御ブロックがその最後の制御ブ
ロックをリンクするポインタを格納するための第３のリ
ンク領域を有しており、登録する制御ブロックと待行列の先頭の制御ブロックと
の優先度比較の結果、登録する制御ブロックの優先度が
先頭の制御ブロックの優先度に等しい場合には、先頭の
制御ブロックの第３のリンク領域を判定して、該領域が
指示する同一優先度の制御ブロックがないときは先頭の
制御ブロックの第２と第３のリンク領域へ、登録する制
御ブロックを指示するポインタを格納し、該第３のリン
ク領域が指示する同一優先度の最後の制御ブロックがあ
るときは、該最後の制御ブロックの第２のリンク領域と
先頭の制御ブロックの第３のリンク領域に、登録する制
御ブロックを指示するポインタを格納して、それぞれ登
録処理を終了し、前記優先度比較の結果、待行列中の先
頭の制御ブロックの優先度より登録する制御ブロックの
優先度が高い場合には、登録する制御ブロックの第１の
リンク領域へ待行列の先頭の制御ブロックを示す待行列
先頭ポインタの内容を格納し、さらに待行列先頭ポイン
タの内容を、登録する制御ブロックを指示するポインタ
で置換して登録処理を終了し、前記優先度比較の結果、
登録する制御ブロックの優先度が先頭の制御ブロックの
優先度より低い場合には、先頭の制御ブロックの第１の
リンク領域を判定して、先頭の制御ブロックより優先度
の低い制御ブロックがなければ先頭の制御ブロックの第
１のリンク領域に、登録する制御ブロックを指示するポ
インタを格納して登録処理を終了し、先頭の制御ブロッ
クより低い優先度の制御ブロックが存在するときは、該
優先度の低い制御ブロックを先頭の制御ブロックとして
同様に上述した動作をくり返して最後に処理を終了する
登録手段と、待行列の先頭の制御ブロックの第２のリン
ク領域を判定して、先頭の制御ブロックに続く同一優先
度の制御ブロックがない場合は、待行列先頭ポインタへ
先頭の制御ブロックの第１のリンク領域の内容を格納し
て処理を終了し、該制御ブロックに続く同一優先度の制
御ブロックがある場合は、もし、先頭の制御ブロックの
第２のリンク領域と第３のリンク領域の内容が等しいと
きは第２のリンク領域が示す制御ブロックの第１のリン
ク領域へ先頭の制御ブロックの第１のリンク領域の内容
を格納し、もし、先頭の制御ブロックの第２と第３のリ
ンク領域の内容が異なるときは先頭の制御ブロックの第
１と第３のリンク領域の内容を、第２のリンク領域が示
す制御ブロックの第１と第３のリンク領域へそれぞれ格
納して、さらに、いずれのときにも、待行列先頭ポイン
タへ先頭の制御ブロックの第２のリンク領域の内容を格
納して処理を終了する待行列からの制御ブロックの取出
し手段とを有する優先度付き待行列制御方式。