JPH0419819Y2 - - Google Patents
Info
- Publication number
- JPH0419819Y2 JPH0419819Y2 JP1985042245U JP4224585U JPH0419819Y2 JP H0419819 Y2 JPH0419819 Y2 JP H0419819Y2 JP 1985042245 U JP1985042245 U JP 1985042245U JP 4224585 U JP4224585 U JP 4224585U JP H0419819 Y2 JPH0419819 Y2 JP H0419819Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- semiconductor
- semiconductor substrate
- photodiode
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 140
- 239000000758 substrate Substances 0.000 claims description 43
- 238000007689 inspection Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000005453 pelletization Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000012216 screening Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
【考案の詳細な説明】
本考案半導体レーザ装置を以下の順序で説明す
る。
る。
A 産業上の利用分野
B 考案の概要
C 従来技術[第6図、第7図]
D 考案が解決しようとする問題点
E 問題点を解決するための手段
F 作用
G 実施例[第1図乃至第5図]
a 半導体レーザ装置の構造[第1図、第2図]
b 半導体レーザ装置の構造方法[第3図、第4
図] c 検査方法[第5図] H 考案の効果 (A 産業上の利用分野) 本考案はAPC(Automatic Power Control)
用フオトダイオードが形成された半導体基板の一
部に半導体レーザ素子を固着してなる半導体レー
ザ装置に関するものである。
図] c 検査方法[第5図] H 考案の効果 (A 産業上の利用分野) 本考案はAPC(Automatic Power Control)
用フオトダイオードが形成された半導体基板の一
部に半導体レーザ素子を固着してなる半導体レー
ザ装置に関するものである。
(B 考案の概要)
本考案はAPCフオトダイオードが形成された
半導体基板の一部に半導体レーザ素子を固着して
なる半導体レーザ装置において、半導体レーザ装
置製造過程で半導体レーザ素子の出力等に関する
検査をすることができるようにするために半導体
基板表面の反半導体レーザ素子固着部側の領域に
検査用フオトダイオードを形成してなることを特
徴とするものであり、そうすることによりペレタ
ライズ前の段階において1つの半導体レーザ装置
についての半導体レーザ素子の出力等に関する検
査をそれの前側に隣接する半導体レーザ装置の検
査用フオトダイオードにより行なうことができる
ようにしようとするものである。
半導体基板の一部に半導体レーザ素子を固着して
なる半導体レーザ装置において、半導体レーザ装
置製造過程で半導体レーザ素子の出力等に関する
検査をすることができるようにするために半導体
基板表面の反半導体レーザ素子固着部側の領域に
検査用フオトダイオードを形成してなることを特
徴とするものであり、そうすることによりペレタ
ライズ前の段階において1つの半導体レーザ装置
についての半導体レーザ素子の出力等に関する検
査をそれの前側に隣接する半導体レーザ装置の検
査用フオトダイオードにより行なうことができる
ようにしようとするものである。
(C 従来技術)[第6図、第7図]
半導体レーザ装置として第6図に示すように半
導体基板(例えばN+型)aの表面部にAPC用フ
オトダイオードbを形成し、該フオトダイオード
b形成部近傍に半導体レーザ素子cをマウントし
てなるものが開発されている。そして、このよう
な半導体レーザ装置の構造方法として第7図に示
す方法が本願出願人会社において試みられてい
る。この製造方法を簡単に説明する。先ず、第7
図Aに示すように、半導体ウエハaに対してフオ
トダイオードを形成するための一連の処理を施す
ことによつて各素子形成領域d,d,……の一部
にAPC用フオトダイオードbを形成し、又、別
の部分上にレーザ素子接続用の半田層eを形成す
る。同図Aにおいて、fは隣接する各素子形成領
域d,d……間を仕切るダイシングすべきライン
を示す。次いで、同図Bに示すように、そのダイ
シングすべきラインf,f,……に沿つて半導体
基板aの表面をハーフダイシングすることにより
溝g,g,……を形成する。その後、同図Cに示
すように各素子形成領域d,d,……の半田層e
形成領域上に半導体レーザ素子cを位置させ、そ
の状態で半導体ウエハaを加熱炉(加熱温度250
℃)に通すことによつて各半導体レーザ素子c,
c,……のチツプボンデイングを同時に行う。そ
の後、電気的特性、光学的特性の測定、検査、ス
クリーニング等をした後、第7図Dに示すように
溝g,g,……に沿つて半導体ウエハを分離する
ことによりペレツト分割する。その後、同図Eに
示すように、図示しないステムの表面に設けられ
たヒートシンクi上にペレツトaをペレツトボン
デイングし、次に、ステムに取付けられたリード
j,jと半導体レーザ素子c及びAPC用フオト
ダイオードbの電極との間をワイヤボンデイング
すること等により実装される。kはワイヤであ
る。
導体基板(例えばN+型)aの表面部にAPC用フ
オトダイオードbを形成し、該フオトダイオード
b形成部近傍に半導体レーザ素子cをマウントし
てなるものが開発されている。そして、このよう
な半導体レーザ装置の構造方法として第7図に示
す方法が本願出願人会社において試みられてい
る。この製造方法を簡単に説明する。先ず、第7
図Aに示すように、半導体ウエハaに対してフオ
トダイオードを形成するための一連の処理を施す
ことによつて各素子形成領域d,d,……の一部
にAPC用フオトダイオードbを形成し、又、別
の部分上にレーザ素子接続用の半田層eを形成す
る。同図Aにおいて、fは隣接する各素子形成領
域d,d……間を仕切るダイシングすべきライン
を示す。次いで、同図Bに示すように、そのダイ
シングすべきラインf,f,……に沿つて半導体
基板aの表面をハーフダイシングすることにより
溝g,g,……を形成する。その後、同図Cに示
すように各素子形成領域d,d,……の半田層e
形成領域上に半導体レーザ素子cを位置させ、そ
の状態で半導体ウエハaを加熱炉(加熱温度250
℃)に通すことによつて各半導体レーザ素子c,
c,……のチツプボンデイングを同時に行う。そ
の後、電気的特性、光学的特性の測定、検査、ス
クリーニング等をした後、第7図Dに示すように
溝g,g,……に沿つて半導体ウエハを分離する
ことによりペレツト分割する。その後、同図Eに
示すように、図示しないステムの表面に設けられ
たヒートシンクi上にペレツトaをペレツトボン
デイングし、次に、ステムに取付けられたリード
j,jと半導体レーザ素子c及びAPC用フオト
ダイオードbの電極との間をワイヤボンデイング
すること等により実装される。kはワイヤであ
る。
このような半導体レーザ装置の製造方法によれ
ば、ペレツト状の半導体基板に対してではなくウ
エハ状の半導体基板に対してその各素子形成領域
に半導体レーザ素子を接続するので、1枚のウエ
ハに形成された多数の素子形成領域た対する半導
体レーザ素子のボンデイングを同時に行うことが
できるという利点があるが、単にそれだけでな
く、半導体基板がウエハ状態のときに探針を利用
してしきい値電流にIth等の電気的特性を測定し
たり、あるいはスクリーニングをしたりすること
ができる。従つて、半導体レーザ装置のボンデイ
ングに要するコストの低減を図ることができるだ
けでなく、検査、スクリーニングに要するコスト
の低減を図ることもでき、これらの点で非常に優
れているといえる。
ば、ペレツト状の半導体基板に対してではなくウ
エハ状の半導体基板に対してその各素子形成領域
に半導体レーザ素子を接続するので、1枚のウエ
ハに形成された多数の素子形成領域た対する半導
体レーザ素子のボンデイングを同時に行うことが
できるという利点があるが、単にそれだけでな
く、半導体基板がウエハ状態のときに探針を利用
してしきい値電流にIth等の電気的特性を測定し
たり、あるいはスクリーニングをしたりすること
ができる。従つて、半導体レーザ装置のボンデイ
ングに要するコストの低減を図ることができるだ
けでなく、検査、スクリーニングに要するコスト
の低減を図ることもでき、これらの点で非常に優
れているといえる。
(D 考案が解決しようとする問題点)
しかしながら、従来においては、半導体基板a
がウエハの状態のときにレーザ出力の大きさ、遠
視像(FFP)の対称性について測定し、検査す
ることができなかつた。即ち、半導体レーザ素子
の割れ等によりレーザ出力が発生しないという不
良が発生したり、あるいはレーザ出力が基準値に
達しないという不良が発生したりすることがあつ
た。又、FFPの非対称性は半導体レーザチツプ
cの半導体基板aに対するθ方向における位置ず
れ(要するに半導体レーザチツプcの向きのず
れ)によつて比較的簡単に発生し、そのずれが許
容範囲を越えるとその半導体レーザ装置は不良品
である。そして、これ等の不良品はできるだけ早
い段階で排除する必要がある。さもないと、不良
の半導体レーザ装置についてもヒートシングiに
ペレツトボンデイング、ワイヤボンデイング等が
されるという大きな無駄が発生した。この無駄は
当然に半導体レーザ装置のコスト増の一因とな
り、コスト低減を大きく制約する。
がウエハの状態のときにレーザ出力の大きさ、遠
視像(FFP)の対称性について測定し、検査す
ることができなかつた。即ち、半導体レーザ素子
の割れ等によりレーザ出力が発生しないという不
良が発生したり、あるいはレーザ出力が基準値に
達しないという不良が発生したりすることがあつ
た。又、FFPの非対称性は半導体レーザチツプ
cの半導体基板aに対するθ方向における位置ず
れ(要するに半導体レーザチツプcの向きのず
れ)によつて比較的簡単に発生し、そのずれが許
容範囲を越えるとその半導体レーザ装置は不良品
である。そして、これ等の不良品はできるだけ早
い段階で排除する必要がある。さもないと、不良
の半導体レーザ装置についてもヒートシングiに
ペレツトボンデイング、ワイヤボンデイング等が
されるという大きな無駄が発生した。この無駄は
当然に半導体レーザ装置のコスト増の一因とな
り、コスト低減を大きく制約する。
しかして、本考案はこのような問題を解決すべ
く為されたもので、レーザ出力が所定の大きさに
なつているか否かを、あるいは半導体レーザ素子
が半導体基板にきちんと位置決めされてボンデイ
ングされ、FFPが対称性を有しているか否かを
ヒートシンクあるはヘツダー等にマウントしない
段階でも簡単に検査、測定することのできる新規
な半導体レーザ装置を提供しようとするものであ
る。
く為されたもので、レーザ出力が所定の大きさに
なつているか否かを、あるいは半導体レーザ素子
が半導体基板にきちんと位置決めされてボンデイ
ングされ、FFPが対称性を有しているか否かを
ヒートシンクあるはヘツダー等にマウントしない
段階でも簡単に検査、測定することのできる新規
な半導体レーザ装置を提供しようとするものであ
る。
(E 問題点を解決するための手段)
上記問題点を解決するため本考案半導体レーザ
装置は、半導体ウエハから分割された半導体基板
の前側領域上に半導体レーザ素子を固着し、上記
半導体基板の後側領域表面部に、該半導体基板が
上記半導体ウエハから分割される前に該半導体基
板自身の後側に隣接する他の半導体基板上の半導
体レーザ素子からの光出力を受光するための検査
用フオトダイオードを形成し、上記半導体基板の
表面の中間領域にAPC用フオトダイオードを形
成してなることを特徴とするものである。
装置は、半導体ウエハから分割された半導体基板
の前側領域上に半導体レーザ素子を固着し、上記
半導体基板の後側領域表面部に、該半導体基板が
上記半導体ウエハから分割される前に該半導体基
板自身の後側に隣接する他の半導体基板上の半導
体レーザ素子からの光出力を受光するための検査
用フオトダイオードを形成し、上記半導体基板の
表面の中間領域にAPC用フオトダイオードを形
成してなることを特徴とするものである。
(F 作用)
しかして、本考案によれば、ペレタライズ前の
段階において1つの半導体レーザ装置についての
半導体レーザ素子の出力等に関する検査をそれの
前側に隣接する半導体レーザ装置の検査用フオト
ダイオードにより行なうことができる。
段階において1つの半導体レーザ装置についての
半導体レーザ素子の出力等に関する検査をそれの
前側に隣接する半導体レーザ装置の検査用フオト
ダイオードにより行なうことができる。
(G 実施例)[第1図乃至第5図]
以下に、本考案半導体レーザ装置を添付図面に
示した実施例に従つて説明する。
示した実施例に従つて説明する。
(a 半導体レーザ装置の構造)[第1図、第2
図] 第1図及び第2図は本考案半導体レーザ装置の
実施の一例の構造を示すものである。
図] 第1図及び第2図は本考案半導体レーザ装置の
実施の一例の構造を示すものである。
1は例えばN型の半導体基板、2は該半導体板
1の表面の前側領域に形成された半田層で、該半
導体2を介して半導体基板1に半導体レーザ素子
3が固着されている。4は半導体レーザ素子3の
活性層である。
1の表面の前側領域に形成された半田層で、該半
導体2を介して半導体基板1に半導体レーザ素子
3が固着されている。4は半導体レーザ素子3の
活性層である。
5は半導体レーザ素子3が固着された部分の後
側に形成されたAPC用フオトダイオードで、N
型の半導体基板1自身、半導体基板1表面部に選
択的に形成されたN-型の半導体領域6及び該半
導体領域6の表面部に選択的に形成されたP型半
導体領域7からなる。
側に形成されたAPC用フオトダイオードで、N
型の半導体基板1自身、半導体基板1表面部に選
択的に形成されたN-型の半導体領域6及び該半
導体領域6の表面部に選択的に形成されたP型半
導体領域7からなる。
8は半導体基板1は表面の後側領域に形成され
た検査用フオトダイオードで、該検査用フオトダ
イオード8は3つのフオトダイオード素子9a,
9b,9cに分割されており、各素子9a,9
b,9cはそれぞれ半導体基板1自身、半導体基
板1表面部に選択的に形成されたN-型の半導体
領域10及び該半導体領域10表面部に選択的に
形成されたP型の半導体11からなる。
た検査用フオトダイオードで、該検査用フオトダ
イオード8は3つのフオトダイオード素子9a,
9b,9cに分割されており、各素子9a,9
b,9cはそれぞれ半導体基板1自身、半導体基
板1表面部に選択的に形成されたN-型の半導体
領域10及び該半導体領域10表面部に選択的に
形成されたP型の半導体11からなる。
12f,12rは半導体基板1の前後の両端面
上部のエツチングにより傾斜せしめられた傾斜面
である。そして、上記フオトダイオード素子9
a,9b,9cの場合は傾斜面12rに露出せし
められている。
上部のエツチングにより傾斜せしめられた傾斜面
である。そして、上記フオトダイオード素子9
a,9b,9cの場合は傾斜面12rに露出せし
められている。
図示した半導体レーザ装置においては、半導体
レーザ素子3の前端面、即ちレーザビーム出射端
面からレーザビームが出射され、このレーザビー
ムが例えば光学式記録媒体(レーザデイスク等)
のデータの読み出しに利用される。又、半導体レ
ーザ素子3の後端面からもレーザビームが出射さ
れ、このレーザビームはAPC用フオトダイオー
ド5において検知される。そして、APC用フオ
トダイオード5による検出の結果に基づいてレー
ザ出力を一定に保つためのコントロールが為され
る。
レーザ素子3の前端面、即ちレーザビーム出射端
面からレーザビームが出射され、このレーザビー
ムが例えば光学式記録媒体(レーザデイスク等)
のデータの読み出しに利用される。又、半導体レ
ーザ素子3の後端面からもレーザビームが出射さ
れ、このレーザビームはAPC用フオトダイオー
ド5において検知される。そして、APC用フオ
トダイオード5による検出の結果に基づいてレー
ザ出力を一定に保つためのコントロールが為され
る。
ところで、半導体レーザ装置の検査用フオトダ
イオード8は製品化された後においては使用され
ないが、製造段階、特にペレタライズ前の段階に
おいてのレーザ出力についての検査及びFFPの
対称性についての検査に利用される。
イオード8は製品化された後においては使用され
ないが、製造段階、特にペレタライズ前の段階に
おいてのレーザ出力についての検査及びFFPの
対称性についての検査に利用される。
(b 半導体レーザ装置の製造方法)[第3図、
第4図] ここで、その検査用フオトダイオード8を利用
してのレーザ出力の検査、FFPの対称性につい
ての検査を半導体レーザ装置製造中のどの段階で
行うかを説明するために、半導体レーザ装置の製
造方法を第3図A乃至Dに従つて説明する。
第4図] ここで、その検査用フオトダイオード8を利用
してのレーザ出力の検査、FFPの対称性につい
ての検査を半導体レーザ装置製造中のどの段階で
行うかを説明するために、半導体レーザ装置の製
造方法を第3図A乃至Dに従つて説明する。
(A) ウエハ状の半導体基板1に表面に対してフオ
トダイオードを形成するための一連の処理を施
すことにより各半導体レーザ装置形成領域1
3,13,……にAPC用フオトダイオード5
及び検査用フオトダイオード8を形成する。そ
の後、各半導体レーザ装置形成領域13,1
3,……に半導体レーザ素子接続用の半田層2
を蒸発、選択的エツチングにより形成する。同
図AはAPC用フオトダイオード5、検査用フ
オトダイオード8及び半田層2が形成された後
の状態を示す。
トダイオードを形成するための一連の処理を施
すことにより各半導体レーザ装置形成領域1
3,13,……にAPC用フオトダイオード5
及び検査用フオトダイオード8を形成する。そ
の後、各半導体レーザ装置形成領域13,1
3,……に半導体レーザ素子接続用の半田層2
を蒸発、選択的エツチングにより形成する。同
図AはAPC用フオトダイオード5、検査用フ
オトダイオード8及び半田層2が形成された後
の状態を示す。
(B) 次に、ウエハ状の半導体基板1の表面の各半
導体レーザ装置形成領域13,13,……間を
仕切る各スクライブすべき領域14を適宜な深
さエツチングする。15はそのエツチングによ
り形成された溝である。このエツチングによ
り、半導体基板1の前後両端面の上部に傾斜面
12f,12rが形成される。このエツチング
は半導体基板1の前後両端面上部に傾斜面12
f,12rを形成することにより帰還ビームの
再反射による干渉を防止し、また、検査用フオ
トダイオード8の各フオトダイオード素子9
a,9b,9cの受光面をきれいな面にするこ
とにより受光効率を高め、正確な検査をできる
ようにするためである。この点についてより具
体的に説明する。
導体レーザ装置形成領域13,13,……間を
仕切る各スクライブすべき領域14を適宜な深
さエツチングする。15はそのエツチングによ
り形成された溝である。このエツチングによ
り、半導体基板1の前後両端面の上部に傾斜面
12f,12rが形成される。このエツチング
は半導体基板1の前後両端面上部に傾斜面12
f,12rを形成することにより帰還ビームの
再反射による干渉を防止し、また、検査用フオ
トダイオード8の各フオトダイオード素子9
a,9b,9cの受光面をきれいな面にするこ
とにより受光効率を高め、正確な検査をできる
ようにするためである。この点についてより具
体的に説明する。
このエツチングをしない場合は、スクライブ
により半導体レーザ装置の前後両端面が半導体
基板1の表面に対して直角になる。従つて、こ
の半導体レーザ装置を3ビーム方式のトラツキ
ングを行う例えば光学式再生装置の光学式ヘツ
ド用いた場合、半導体レーザ素子3からレーザ
デイスク等図示しない光学式記録媒体へ出射さ
れたレーザビームのうち、その光学式記録媒体
で反射され半導体基板1の前端面に帰還した下
側帰還ビームはその前端面が半導体基板1の前
端面と同じ向きを有しているのでそのままその
前端面で反射されて元の光路に戻り、正確なト
ラツキングエラー信号の検出を妨げる原因とな
る干渉を起す惧れがある。しかるに、エツチン
グ処理を施することにより半導体レーザ装置の
サブマウントとなる半導体基板1の端面の上部
を傾斜面12f,12rとするので、その半導
体基板1前端面に帰還した下側帰還ビームはそ
の傾斜面12fにおいて帰還した光路と別の向
きに反射され、トラツキングに悪い影響を及ぼ
し得ない。従つて、良好なトラツキングサーボ
制御を行うことができる。
により半導体レーザ装置の前後両端面が半導体
基板1の表面に対して直角になる。従つて、こ
の半導体レーザ装置を3ビーム方式のトラツキ
ングを行う例えば光学式再生装置の光学式ヘツ
ド用いた場合、半導体レーザ素子3からレーザ
デイスク等図示しない光学式記録媒体へ出射さ
れたレーザビームのうち、その光学式記録媒体
で反射され半導体基板1の前端面に帰還した下
側帰還ビームはその前端面が半導体基板1の前
端面と同じ向きを有しているのでそのままその
前端面で反射されて元の光路に戻り、正確なト
ラツキングエラー信号の検出を妨げる原因とな
る干渉を起す惧れがある。しかるに、エツチン
グ処理を施することにより半導体レーザ装置の
サブマウントとなる半導体基板1の端面の上部
を傾斜面12f,12rとするので、その半導
体基板1前端面に帰還した下側帰還ビームはそ
の傾斜面12fにおいて帰還した光路と別の向
きに反射され、トラツキングに悪い影響を及ぼ
し得ない。従つて、良好なトラツキングサーボ
制御を行うことができる。
又、エツチングをしない場合には半導体基板
1の各半導体レーザ装置形成領域13,13,
……の後端部に形成される検査用フオトダイオ
ード8の各フオトダイオード素子9a,9b,
9cの後端はスクライブにより粗面となり、受
光効率が悪くなり、又、受光効率に大きなバラ
ツキが生じ得る。しかし、エツチングすること
により各フオトダイオード素子9a,9b,9
cの接合が露出する後端を滑らかな面にするこ
とができ、延いては受光効率を良くして正確な
検査を行うことができるようにすることができ
る。
1の各半導体レーザ装置形成領域13,13,
……の後端部に形成される検査用フオトダイオ
ード8の各フオトダイオード素子9a,9b,
9cの後端はスクライブにより粗面となり、受
光効率が悪くなり、又、受光効率に大きなバラ
ツキが生じ得る。しかし、エツチングすること
により各フオトダイオード素子9a,9b,9
cの接合が露出する後端を滑らかな面にするこ
とができ、延いては受光効率を良くして正確な
検査を行うことができるようにすることができ
る。
第3図Bはエツチング終了後の状態を示す。
(C) 次に、各半導体レーザ装置形成領域13,1
3,……の半田層2上に半導体レーザ素子3,
3,……を位置決めし、その状態でウエハ状の
半導体基板1を例えば加熱炉(加熱温度250°程
度)に通すことにより各半導体レーザ素子3,
3,……を各半導体レーザ装置形成領域13,
13,……の前側領域に半田層2を介してボン
デイングする。第3図Cは半導体レーザ素子3
のボンデイング後の状態を示す。
3,……の半田層2上に半導体レーザ素子3,
3,……を位置決めし、その状態でウエハ状の
半導体基板1を例えば加熱炉(加熱温度250°程
度)に通すことにより各半導体レーザ素子3,
3,……を各半導体レーザ装置形成領域13,
13,……の前側領域に半田層2を介してボン
デイングする。第3図Cは半導体レーザ素子3
のボンデイング後の状態を示す。
そして、この半導体レーザ素子3,3,……
のボンデングが為されたにすぎない状態でレー
ザ出力の有無、レーザ出力の大きさが基準値に
達しているか否か、遠視像(FFP)の対称性
等について検査が為される。この検査について
は後で詳述する。
のボンデングが為されたにすぎない状態でレー
ザ出力の有無、レーザ出力の大きさが基準値に
達しているか否か、遠視像(FFP)の対称性
等について検査が為される。この検査について
は後で詳述する。
(D) その後、各スクライブすべき領域14をソー
イングによりカツトすることによりペレタライ
ズする。この場合、カツテングソーにより傾斜
面12f,12rが傷付かないようにソーの
幅、カツテング位置を設定する。第3図Dはペ
レタライズ後の状態を示す。
イングによりカツトすることによりペレタライ
ズする。この場合、カツテングソーにより傾斜
面12f,12rが傷付かないようにソーの
幅、カツテング位置を設定する。第3図Dはペ
レタライズ後の状態を示す。
第4図はペレタライズのためのカツテイング
をしているときの状態を示す断面図であり、同
図において16はソーを示す。
をしているときの状態を示す断面図であり、同
図において16はソーを示す。
(c 検査方法)[第5図]
次に、前記半導体レーザ素子3のボンデイング
が為された後ペレタライズ前に行われるレーザ出
力について及びFFPの対称性についての検査方
法について第5図に従つて説明する。
が為された後ペレタライズ前に行われるレーザ出
力について及びFFPの対称性についての検査方
法について第5図に従つて説明する。
ペレタライズ前におけるレーザ出力及びFFP
の検査は、探針を用いる等して1つの半導体レー
ザ装置1aについてはそれと前側に隣接する半導
体レーザ装置1bの検査用フオトダイオード8に
よつて半導体レーザ素子3からのレーザビームを
受光することにより行う。具体的には真中のフオ
トダイオード素子9bによりレーザ出力を検出
し、両側のフオトダイオード素子9aと9bとの
検出光量の比を求めることによりFFPの対称性
を検査することができる。
の検査は、探針を用いる等して1つの半導体レー
ザ装置1aについてはそれと前側に隣接する半導
体レーザ装置1bの検査用フオトダイオード8に
よつて半導体レーザ素子3からのレーザビームを
受光することにより行う。具体的には真中のフオ
トダイオード素子9bによりレーザ出力を検出
し、両側のフオトダイオード素子9aと9bとの
検出光量の比を求めることによりFFPの対称性
を検査することができる。
(H 考案の効果)
以上に述べたように、本考案半導体レーザ装置
によれば、半導体基板表面の反半導体レーザ素子
固着部側の領域に検査用フオトダイオードを形成
してなるので、ペレタライズ前の段階において1
つの半導体レーザ装置についての半導体レーザ素
子の出力等に関する検査をそれと前側に隣接する
半導体レーザ装置の検査用フオトダイオードによ
り行うことができる。
によれば、半導体基板表面の反半導体レーザ素子
固着部側の領域に検査用フオトダイオードを形成
してなるので、ペレタライズ前の段階において1
つの半導体レーザ装置についての半導体レーザ素
子の出力等に関する検査をそれと前側に隣接する
半導体レーザ装置の検査用フオトダイオードによ
り行うことができる。
そして、検査用フオトダイオードを複数の受光
部により構成するようにすると、その複数の受光
部の検出量の比からFFPの対称性を正確に検査
することができる。
部により構成するようにすると、その複数の受光
部の検出量の比からFFPの対称性を正確に検査
することができる。
第1図乃至第2図は本考案半導体レーザ装置の
実施の一例を示すもので、第1図は斜視図、第2
図は第1図の2−2線に沿う断面図、第3図A乃
至Dは第1図及び第2図に示した半導体レーザ装
置の製造方法を工程順に示す斜視図、第4図はカ
ツテイング時の状態を示す断面図、第5図は検査
方法を説明するためのもので、同図Aは平面図、
同図Bは断面図、第6図は半導体レーザ装置の1
つの従来例を示す斜視図、第7図A乃至Eは第6
図に示した半導体レーザ装置の製造方法を工程順
に示す斜視図である。 符号の説明、1……半導体基板、3……半導体
レーザ素子、5……APC用フオトダイオード、
8,9a,9b,9c……検査用フオトダイオー
ド。
実施の一例を示すもので、第1図は斜視図、第2
図は第1図の2−2線に沿う断面図、第3図A乃
至Dは第1図及び第2図に示した半導体レーザ装
置の製造方法を工程順に示す斜視図、第4図はカ
ツテイング時の状態を示す断面図、第5図は検査
方法を説明するためのもので、同図Aは平面図、
同図Bは断面図、第6図は半導体レーザ装置の1
つの従来例を示す斜視図、第7図A乃至Eは第6
図に示した半導体レーザ装置の製造方法を工程順
に示す斜視図である。 符号の説明、1……半導体基板、3……半導体
レーザ素子、5……APC用フオトダイオード、
8,9a,9b,9c……検査用フオトダイオー
ド。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体ウエハから分割された半導体基板の前
側領域上に半導体レーザ素子を固着し、 上記半導体基板の後側領域表面部に、該半導
体基板が上記半導体ウエハから分割される前に
該半導体基板の後側に隣接する他の半導体基板
上の半導体レーザ素子からの光出力を受光する
ための検査用フオトダイオードを形成し、 上記半導体基板の表面の中間領域にAPC用
フオトダイオードを形成し、 てなることを特徴とする半導体レーザ装置 (2) 検査用フオトダイオードが複数の受光部から
なる ことを特徴とする実用新案登録請求の範囲第1
項記載の半導体レーザ装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985042245U JPH0419819Y2 (ja) | 1985-03-23 | 1985-03-23 | |
KR2019860002759U KR920002914Y1 (ko) | 1985-03-23 | 1986-03-10 | 반도체 레이저장치 |
DE8686302086T DE3680223D1 (de) | 1985-03-23 | 1986-03-20 | Halbleiterlaser-vorrichtung. |
EP86302086A EP0196200B1 (en) | 1985-03-23 | 1986-03-20 | Semiconductor laser devices |
US06/841,797 US4764931A (en) | 1985-03-23 | 1986-03-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985042245U JPH0419819Y2 (ja) | 1985-03-23 | 1985-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61158969U JPS61158969U (ja) | 1986-10-02 |
JPH0419819Y2 true JPH0419819Y2 (ja) | 1992-05-06 |
Family
ID=12630639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985042245U Expired JPH0419819Y2 (ja) | 1985-03-23 | 1985-03-23 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4764931A (ja) |
EP (1) | EP0196200B1 (ja) |
JP (1) | JPH0419819Y2 (ja) |
KR (1) | KR920002914Y1 (ja) |
DE (1) | DE3680223D1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4906839A (en) * | 1986-05-01 | 1990-03-06 | Pencom International Corp. | Hybrid surface emitting laser and detector |
JPS63124486A (ja) * | 1986-11-13 | 1988-05-27 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
US4905216A (en) * | 1986-12-04 | 1990-02-27 | Pencom International Corporation | Method for constructing an optical head by varying a hologram pattern |
US4945524A (en) * | 1987-04-15 | 1990-07-31 | Pioneer Electronic Corporation | Compact optical pickup apparatus for optical disk player |
US4999842A (en) * | 1989-03-01 | 1991-03-12 | At&T Bell Laboratories | Quantum well vertical cavity laser |
JPH02271586A (ja) * | 1989-04-12 | 1990-11-06 | Mitsubishi Electric Corp | 半導体レーザ装置 |
US4980549A (en) * | 1990-03-05 | 1990-12-25 | Eastman Kodak Company | Beam position sensor for a light beam scanner having emitter and detector disposed along the same optical axis |
ATE148285T1 (de) * | 1991-04-24 | 1997-02-15 | Siemens Ag | Optoelektronische sendevorrichtung |
US5293032A (en) * | 1992-02-10 | 1994-03-08 | Sydney Urshan | Digital data optical recording and playback system |
US5319182A (en) * | 1992-03-04 | 1994-06-07 | Welch Allyn, Inc. | Integrated solid state light emitting and detecting array and apparatus employing said array |
JPH0894938A (ja) * | 1994-09-21 | 1996-04-12 | Sony Corp | 共焦点顕微鏡並びに光記録再生装置 |
DE19742150C1 (de) * | 1997-09-24 | 1999-04-22 | Siemens Nixdorf Inf Syst | Verfahren zur Herstellung einer optischen Speicherplatte und zu deren Herstellung geeigneter CD-R-Plattenrohling |
US5903584A (en) * | 1998-01-05 | 1999-05-11 | Youngtek Electronics | Laser diode package |
JP2008004914A (ja) * | 2006-05-22 | 2008-01-10 | Toshiba Corp | 半導体レーザ装置 |
EP2171811B1 (en) * | 2007-06-27 | 2015-05-20 | Koninklijke Philips N.V. | Optical sensor module and its manufacture |
US9570648B2 (en) * | 2012-06-15 | 2017-02-14 | Intersil Americas LLC | Wafer level optical proximity sensors and systems including wafer level optical proximity sensors |
US9721837B2 (en) | 2015-04-16 | 2017-08-01 | Intersil Americas LLC | Wafer level optoelectronic device packages with crosstalk barriers and methods for making the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1073460A (en) * | 1964-07-31 | 1967-06-28 | Battelle Development Corp | Semiconductor devices |
GB1483849A (en) * | 1974-09-21 | 1977-08-24 | Nippon Electric Co | Semiconductor laser device equipped with a silicon heat sink |
DE2737345C2 (de) * | 1976-08-20 | 1991-07-25 | Canon K.K., Tokio/Tokyo | Halbleiterlaser-Vorrichtung mit einem Peltier-Element |
JPS6195591A (ja) * | 1984-10-16 | 1986-05-14 | Sony Corp | 半導体レ−ザ |
-
1985
- 1985-03-23 JP JP1985042245U patent/JPH0419819Y2/ja not_active Expired
-
1986
- 1986-03-10 KR KR2019860002759U patent/KR920002914Y1/ko not_active IP Right Cessation
- 1986-03-20 US US06/841,797 patent/US4764931A/en not_active Expired - Lifetime
- 1986-03-20 DE DE8686302086T patent/DE3680223D1/de not_active Expired - Lifetime
- 1986-03-20 EP EP86302086A patent/EP0196200B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0196200A2 (en) | 1986-10-01 |
DE3680223D1 (de) | 1991-08-22 |
KR920002914Y1 (ko) | 1992-05-08 |
EP0196200B1 (en) | 1991-07-17 |
JPS61158969U (ja) | 1986-10-02 |
KR860012475U (ko) | 1986-10-10 |
EP0196200A3 (en) | 1988-01-13 |
US4764931A (en) | 1988-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0419819Y2 (ja) | ||
JPS6195591A (ja) | 半導体レ−ザ | |
CN1297045C (zh) | 光学器件和光学头设备的安装方法 | |
US20110013655A1 (en) | Semiconductor laser device | |
US7009919B2 (en) | Optical pickup apparatus employing a grating and a hologram that generate multiple beams detected by a photodetector | |
US5619521A (en) | Semiconductor laser system | |
JPH0810496B2 (ja) | 光学ヘツドの製造方法 | |
JPH067627B2 (ja) | 半導体レ−ザ装置の製造方法 | |
JP2008066406A (ja) | 半導体レーザ装置 | |
US4383165A (en) | Method for aligning laser beam with fuses in integrated circuit | |
JP3428828B2 (ja) | 回路内蔵受光素子 | |
US7928529B2 (en) | Semiconductor device | |
JPS61116895A (ja) | 半導体レ−ザの製造方法 | |
JP2005142347A (ja) | 半導体レーザ装置とその製造方法 | |
JPS63237491A (ja) | 光学装置の製造方法 | |
JPH01241032A (ja) | 光出力モニタ装置 | |
KR20200033877A (ko) | 반도체 웨이퍼 | |
JPH05343790A (ja) | 半導体レーザ装置およびその製法 | |
CN100334623C (zh) | 光学头及光信息媒体驱动装置 | |
US6671236B2 (en) | Light receiving and emitting compound element and optical pick-up device using the same | |
JPS61128587A (ja) | 半導体レーザとその製造方法 | |
JPH07296408A (ja) | 半導体レ−ザ装置及び光ピックアップ | |
JPS6188588A (ja) | 半導体レ−ザの製造方法 | |
JPH073657Y2 (ja) | 半導体レーザ製造用半導体基板 | |
JPH08204233A (ja) | 端面発光型ledの製造方法および端面発光型ledの検査方法 |