JPH041979B2 - - Google Patents
Info
- Publication number
- JPH041979B2 JPH041979B2 JP7908284A JP7908284A JPH041979B2 JP H041979 B2 JPH041979 B2 JP H041979B2 JP 7908284 A JP7908284 A JP 7908284A JP 7908284 A JP7908284 A JP 7908284A JP H041979 B2 JPH041979 B2 JP H041979B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- self
- reset
- coil
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000004913 activation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明は、パルス駆動によりオン・オフする自
己保持型電磁リレーの制御回路に関する。
己保持型電磁リレーの制御回路に関する。
［従来技術］
第１図はこの種の自己保持型電磁リレーの従来
の制御回路の一例を示す構成図である。図におい
て、リレーRYはセツト用のコイルａとリセツト
用のコイルｂで構成され、セツト及びリセツト状
態が自己保持され得るようになつている。各コイ
ルは、一方に電源電圧VDDが供給されており、他
方はスイツチングトランジスタTR１，TR２を
介して接地されている。各トランジスタのベース
には抵抗R01，R02を介してパルス発生器（例え
ばモノマルチバイブレータ：パルス発生器を以後
単にモノマルチと略称する）Ｍ１，Ｍ２からのド
ライブパルスが入力される。モノマルチＭ１，Ｍ
２はスイツチSW１を介して与えられる電源電圧
VDDによつてトリガされ、ドライブパルスを発生
する。ドライブパルスは所定のパルス幅となるよ
うに各モノマルチＭ１，Ｍ２で調整されている。
の制御回路の一例を示す構成図である。図におい
て、リレーRYはセツト用のコイルａとリセツト
用のコイルｂで構成され、セツト及びリセツト状
態が自己保持され得るようになつている。各コイ
ルは、一方に電源電圧VDDが供給されており、他
方はスイツチングトランジスタTR１，TR２を
介して接地されている。各トランジスタのベース
には抵抗R01，R02を介してパルス発生器（例え
ばモノマルチバイブレータ：パルス発生器を以後
単にモノマルチと略称する）Ｍ１，Ｍ２からのド
ライブパルスが入力される。モノマルチＭ１，Ｍ
２はスイツチSW１を介して与えられる電源電圧
VDDによつてトリガされ、ドライブパルスを発生
する。ドライブパルスは所定のパルス幅となるよ
うに各モノマルチＭ１，Ｍ２で調整されている。
なお、各コイル両端にはスパークキラー用のダ
イオードD01，D02がそれぞれ並列接続されてお
り、また、コイルの高圧側と接地間にはコイル駆
動時に必要な高ピーク電流を得るための容量の大
きなコンデンサC01が挿入されている。
イオードD01，D02がそれぞれ並列接続されてお
り、また、コイルの高圧側と接地間にはコイル駆
動時に必要な高ピーク電流を得るための容量の大
きなコンデンサC01が挿入されている。
このような構成において、スイツチSW１を切
換えることによつてモノマルチＭ１，Ｍ２は相補
的に作動し、各モノマルチから発生するドライブ
パルスによつてトランジスタTR１，TR２が駆
動される。すなわち、モノマルチＭ１を起動した
ときはトランジスタTR１が所定時間幅（ドライ
ブパルスのパルス幅時間）だけONとなりコイル
ａが電流駆動されリレーRYはセツト状態とな
り、逆にスイツチSW１を切換えてモノマルチＭ
２を起動させたときはトランジスタTR２が同様
にONとなりコイルｂが駆動されリレーRYはリ
セツト状態となる。
換えることによつてモノマルチＭ１，Ｍ２は相補
的に作動し、各モノマルチから発生するドライブ
パルスによつてトランジスタTR１，TR２が駆
動される。すなわち、モノマルチＭ１を起動した
ときはトランジスタTR１が所定時間幅（ドライ
ブパルスのパルス幅時間）だけONとなりコイル
ａが電流駆動されリレーRYはセツト状態とな
り、逆にスイツチSW１を切換えてモノマルチＭ
２を起動させたときはトランジスタTR２が同様
にONとなりコイルｂが駆動されリレーRYはリ
セツト状態となる。
しかしながら、このような制御回路において
は、スイツチとリレーRYは同期した動作となつ
ており、定常状態において長い間隔でセツト、リ
セツトを行う場合は特に問題を生じないが、SW
１をリレーの定格周期より短い周期で切換えた場
合にはリレーが誤動作となつてしまうという問題
があつた。
は、スイツチとリレーRYは同期した動作となつ
ており、定常状態において長い間隔でセツト、リ
セツトを行う場合は特に問題を生じないが、SW
１をリレーの定格周期より短い周期で切換えた場
合にはリレーが誤動作となつてしまうという問題
があつた。
更に、電源の投入及び切断時にはリレーの誤動
作が生じ、また電圧VDDを供給する電源もその容
量が大きくなければならないといつた問題があつ
た。
作が生じ、また電圧VDDを供給する電源もその容
量が大きくなければならないといつた問題があつ
た。
［発明の目的］
本発明は、上記の点に鑑みてなされたもので、
その目的は、前記問題点を一挙に解決することの
できる制御回路を提供することにある。
その目的は、前記問題点を一挙に解決することの
できる制御回路を提供することにある。
［発明の構成］
このような目的を達成するための本発明は、自
己保持型電磁リレーのセツト用コイル及びリセツ
ト用コイルにそれぞれ電流の供給しリレーをセツ
ト状態あるいはリセツト状態にするための２つの
ドライブ手段と、このドライブ手段を個別に駆動
すべく所定のパルス幅のドライブパルスを発生す
る２つのパルス発生回路と、前記自己保持型電磁
リレーのセツト又はリセツト状態を選択するため
のスイツチと、電源投入時は所定の時間だけ遅れ
て前記パルス発生回路を起動できると共に、定常
時においても所定の時間遅れをもつて当該パルス
発生回路を起動できるようにし、電源遮断時にお
いては内部回路が不安定状態となる以前に前記リ
レーをリセツト状態にすべく当該パルス発生回路
を早期に強制起動し得るようにした動作制限手段
と、抵抗を介して前記リレーに電源電圧を供給す
ると共にこの提供を介してコンデンサに充電し前
記リレーの駆動時にはこのコンデンサより放電す
る電流がリレーに与えられるようにした手段を具
備したことを特徴とするものである。
己保持型電磁リレーのセツト用コイル及びリセツ
ト用コイルにそれぞれ電流の供給しリレーをセツ
ト状態あるいはリセツト状態にするための２つの
ドライブ手段と、このドライブ手段を個別に駆動
すべく所定のパルス幅のドライブパルスを発生す
る２つのパルス発生回路と、前記自己保持型電磁
リレーのセツト又はリセツト状態を選択するため
のスイツチと、電源投入時は所定の時間だけ遅れ
て前記パルス発生回路を起動できると共に、定常
時においても所定の時間遅れをもつて当該パルス
発生回路を起動できるようにし、電源遮断時にお
いては内部回路が不安定状態となる以前に前記リ
レーをリセツト状態にすべく当該パルス発生回路
を早期に強制起動し得るようにした動作制限手段
と、抵抗を介して前記リレーに電源電圧を供給す
ると共にこの提供を介してコンデンサに充電し前
記リレーの駆動時にはこのコンデンサより放電す
る電流がリレーに与えられるようにした手段を具
備したことを特徴とするものである。
［実施例］
以下、図面を用いて本発明の実施例を詳細に説
明する。第２図は本発明の一実施例を示す回路図
で、第１図と同等部分には同一符号を付してあ
る。R1〜R11は固定抵抗、C1〜C4はコンデンサ、
D1〜D3はダイオードである。
明する。第２図は本発明の一実施例を示す回路図
で、第１図と同等部分には同一符号を付してあ
る。R1〜R11は固定抵抗、C1〜C4はコンデンサ、
D1〜D3はダイオードである。
モノマルチＭ１，Ｍ２の入力端は、それぞれ抵
抗R8，R9を介して電源電圧VDDにプルアツプされ
ると共にトランジスタTR３，TR４を介して接
地されている。トランジスタTR３，TR４のベ
ースはそれぞれCR回路１０，２０を介してスイ
ツチSW１の接点１，２に接続されている。スイ
ツチSW１のコモン側３は低圧側電源（又は接地
ライン）に接続されている。また、スイツチSW
１の接点１は、抵抗R1とR2の直列回路を介して
VDDにプルアツプされている。スイツチSW１の
接点２は抵抗R3および前記抵抗R1を介してVDDに
プルアツプされている。抵抗R1とR2の共通接続
点と低圧側電源（又は接地ライン）との間にはコ
ンデンサC1が接続されている。
抗R8，R9を介して電源電圧VDDにプルアツプされ
ると共にトランジスタTR３，TR４を介して接
地されている。トランジスタTR３，TR４のベ
ースはそれぞれCR回路１０，２０を介してスイ
ツチSW１の接点１，２に接続されている。スイ
ツチSW１のコモン側３は低圧側電源（又は接地
ライン）に接続されている。また、スイツチSW
１の接点１は、抵抗R1とR2の直列回路を介して
VDDにプルアツプされている。スイツチSW１の
接点２は抵抗R3および前記抵抗R1を介してVDDに
プルアツプされている。抵抗R1とR2の共通接続
点と低圧側電源（又は接地ライン）との間にはコ
ンデンサC1が接続されている。
モノルマルチＭ２の入力端は、更にトランジス
タTR５を介して接地されており、このトランジ
スタTR５のベースにはダイオードD4を介して交
流電源からの交流電圧ACが与えられる。トラン
ジスタTR５のベースはまた抵抗R10を介してVDD
にプルアツプされると共にコンデンサC4を介し
て低圧側電源（又は接地ライン）に接続されてい
る。
タTR５を介して接地されており、このトランジ
スタTR５のベースにはダイオードD4を介して交
流電源からの交流電圧ACが与えられる。トラン
ジスタTR５のベースはまた抵抗R10を介してVDD
にプルアツプされると共にコンデンサC4を介し
て低圧側電源（又は接地ライン）に接続されてい
る。
リレーRYおよびコンデンサC01には抵抗R11お
よびダイオードD5を介して電源電圧VDDが供給さ
れる。
よびダイオードD5を介して電源電圧VDDが供給さ
れる。
なお、抵抗R1には、コンデンサC1において発
生する高電圧を除去するためのダイオードD1が
並列に接続されている。
生する高電圧を除去するためのダイオードD1が
並列に接続されている。
このような構成において、交流電源を投入した
時には、まず交流電圧ACが入力され、その後、
整流回路（図示せず）の時定数だけで遅れて電源
電圧VDDが立上る。
時には、まず交流電圧ACが入力され、その後、
整流回路（図示せず）の時定数だけで遅れて電源
電圧VDDが立上る。
この場合トランジスタTR５は、ダイオードD4
によつてマイナス整流が行われて、そのベース電
圧が負となつているため、オフ状態となつてい
る。このためモノマルチＭ２はトランジスタTR
４の状態に依存することになる。
によつてマイナス整流が行われて、そのベース電
圧が負となつているため、オフ状態となつてい
る。このためモノマルチＭ２はトランジスタTR
４の状態に依存することになる。
スイツチSW１は図示のように接点２側に接続
されており、従つてトランジスタTR３は電源電
圧VDDの立上りよりR1，C1，R2，R5，C2の時定
数分だけ遅れてオンになる。モノマルチＭ１，Ｍ
２は立下りエツジトリガーであるため、モノマル
チＭ１はTR３のオンと同時に起動し、ドライブ
パルスを発生する。このパルスによつてトランジ
スタTR１がオンとなりコイルａが駆動され、リ
レーはセツト状態となる。
されており、従つてトランジスタTR３は電源電
圧VDDの立上りよりR1，C1，R2，R5，C2の時定
数分だけ遅れてオンになる。モノマルチＭ１，Ｍ
２は立下りエツジトリガーであるため、モノマル
チＭ１はTR３のオンと同時に起動し、ドライブ
パルスを発生する。このパルスによつてトランジ
スタTR１がオンとなりコイルａが駆動され、リ
レーはセツト状態となる。
このようにして電源投入時においては内部回路
（図示せず）が安定するまでリレーRYの動作を
遅らせることができる。
（図示せず）が安定するまでリレーRYの動作を
遅らせることができる。
次に、スイツチSW１を２側から１側に切換え
たときにはSW１がシヨーテイングであるために
コンデンサC2はD2，R4，R5を介して放電して電
位が下がり、トランジスタTR３はオフ状態とな
る。このときC1の電圧はR1とR2で分圧された電
圧になる。このときスイツチSW１の２側がオー
プンとなつているので、R1，C1，R3，R7，C3の
時定数だけ遅れてトランジスタTR４がオンとな
り、モノマルチＭ２が起動する。これによりトラ
ンジスタTR２がオンとなりコイルｂが駆動さ
れ、リレーRYはリセツト状態となる。
たときにはSW１がシヨーテイングであるために
コンデンサC2はD2，R4，R5を介して放電して電
位が下がり、トランジスタTR３はオフ状態とな
る。このときC1の電圧はR1とR2で分圧された電
圧になる。このときスイツチSW１の２側がオー
プンとなつているので、R1，C1，R3，R7，C3の
時定数だけ遅れてトランジスタTR４がオンとな
り、モノマルチＭ２が起動する。これによりトラ
ンジスタTR２がオンとなりコイルｂが駆動さ
れ、リレーRYはリセツト状態となる。
スイツチSW１を次に１側から２側に切換えた
場合も前述と同様の動作にてコイルａが駆動さ
れ、セツト状態に移る。
場合も前述と同様の動作にてコイルａが駆動さ
れ、セツト状態に移る。
スイツチSW１を高速で１側、２側へ交互に切
換えた場合は、上記時定数により動作が制限さ
れ、リレーRYはスイツチ動作に追従して作動し
ない。なお、これらの時定数及びドライブパルス
の時間幅はリレーRYの駆動仕様により決定され
る。
換えた場合は、上記時定数により動作が制限さ
れ、リレーRYはスイツチ動作に追従して作動し
ない。なお、これらの時定数及びドライブパルス
の時間幅はリレーRYの駆動仕様により決定され
る。
リレーRYの駆動電流はピークで数Ａを必要と
するため、コンデンサC01は大容量とし、また
R11，D5を介して充電するように構成してある。
R11，C01の時定数は、リレーの誤動作を防止する
ために、スイツチSW１に関連する回路の前記時
定数より小さくしてある。
するため、コンデンサC01は大容量とし、また
R11，D5を介して充電するように構成してある。
R11，C01の時定数は、リレーの誤動作を防止する
ために、スイツチSW１に関連する回路の前記時
定数より小さくしてある。
コンデンサC01に充電しておき、リレー駆動の
ときはこのコンデンサの放電電流を利用するよう
に構成してあるためVDD電源の電流容量を小さく
することができる。
ときはこのコンデンサの放電電流を利用するよう
に構成してあるためVDD電源の電流容量を小さく
することができる。
一方、電源を遮断したときは、VDDよりも交流
電圧ACの方が早く落ちるように構成されており、
R10，C4の時定数を上記の各時数よりも十分小さ
くしてあるため、トランジスタTR５は電源を遮
断するのとほぼ同時にオン状態となり、モノマル
チＭ２を起動する。これによりドライブパルスが
発生し、それによつてオンとなるトランジスタ
TR２によりコイルｂが駆動される。
電圧ACの方が早く落ちるように構成されており、
R10，C4の時定数を上記の各時数よりも十分小さ
くしてあるため、トランジスタTR５は電源を遮
断するのとほぼ同時にオン状態となり、モノマル
チＭ２を起動する。これによりドライブパルスが
発生し、それによつてオンとなるトランジスタ
TR２によりコイルｂが駆動される。
このようにして内部回路が不安定になる前にリ
レーをリセツト状態にしておくことができる。
レーをリセツト状態にしておくことができる。
［発明の効果］
以上説明したように、本発明によれば、電源の
定常状態においては仮にスイツチをリレーの定格
周期より短い周期で交互に切換えたとしてもリレ
ーが誤動作することがなく、また、交流電源投入
時にはスイツチでセツト状態を設定していても内
部回路が十分安定した後にリレーがセツト状態と
なり、更に電源を遮断したときには直ちにリレー
がリセツトされる。すなわち、電磁リレーRYの
適切な動作が保障され、誤動作が防止される。
定常状態においては仮にスイツチをリレーの定格
周期より短い周期で交互に切換えたとしてもリレ
ーが誤動作することがなく、また、交流電源投入
時にはスイツチでセツト状態を設定していても内
部回路が十分安定した後にリレーがセツト状態と
なり、更に電源を遮断したときには直ちにリレー
がリセツトされる。すなわち、電磁リレーRYの
適切な動作が保障され、誤動作が防止される。
第１図は従来の自己保持型電磁リレーの制御回
路の一例を示す回路図、第２図は本発明に係る自
己保持型電磁リレーの制御回路の一実施例を示す
回路図である。 RY……リレー、ａ，ｂ……コイル、TR１〜
TR５……トランジスタ、SW１……スイツチ、
R01，R02，R1〜R11……抵抗、C01，C1〜C4……
コンデンサ、D01，D02，D1〜D4……ダイオード、
Ｍ１，Ｍ２……パルス発生回路（モノマルチ）。
路の一例を示す回路図、第２図は本発明に係る自
己保持型電磁リレーの制御回路の一実施例を示す
回路図である。 RY……リレー、ａ，ｂ……コイル、TR１〜
TR５……トランジスタ、SW１……スイツチ、
R01，R02，R1〜R11……抵抗、C01，C1〜C4……
コンデンサ、D01，D02，D1〜D4……ダイオード、
Ｍ１，Ｍ２……パルス発生回路（モノマルチ）。
Claims (1)
- １ 自己保持型電磁リレーのセツト用コイル及び
リセツト用コイルにそれぞれ電流を供給しリレー
をセツト状態あるいはリセツト状態にするための
２つのドライブ手段と、このドライブ手段を個別
に駆動すべく所定のパルス幅のドライブパルスを
発生する２つのパルス発生回路と、前記自己保持
型電磁リレーのセツト又はリセツト状態を選択す
るためのスイツチと、電源投入時は所定の時間だ
け遅れて前記パルス発生回路を起動できると共
に、定常時においても所定の時間遅れをもつて当
該パルス発生回路を起動できるようにし、電源遮
断時においては内部回路が不安定状態となる以前
に前記リレーをリセツト状態にすべく当該パルス
発生回路を早期に強制起動し得るようにした動作
制限手段と、抵抗を介して前記リレーに電源電圧
を供給すると共にこの抵抗を介してコンデンサに
充電し前記リレーの駆動時にはこのコンデンサよ
り放電する電流がリレーに与えられるようにした
手段を具備したことを特徴とする自己保持型電磁
リレーの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7908284A JPS60221918A (ja) | 1984-04-18 | 1984-04-18 | 自己保持型電磁リレ−の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7908284A JPS60221918A (ja) | 1984-04-18 | 1984-04-18 | 自己保持型電磁リレ−の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60221918A JPS60221918A (ja) | 1985-11-06 |
| JPH041979B2 true JPH041979B2 (ja) | 1992-01-16 |
Family
ID=13679964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7908284A Granted JPS60221918A (ja) | 1984-04-18 | 1984-04-18 | 自己保持型電磁リレ−の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60221918A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343516A (ja) * | 1986-08-08 | 1988-02-24 | オムロン株式会社 | 故障検出回路 |
| JPH0614384Y2 (ja) * | 1988-11-29 | 1994-04-13 | 横河電機株式会社 | ラッチングリレーの駆動回路 |
| JPH02143747U (ja) * | 1989-05-09 | 1990-12-06 | ||
| JPH03173318A (ja) * | 1989-11-30 | 1991-07-26 | Matsushita Electric Ind Co Ltd | 加熱装置 |
-
1984
- 1984-04-18 JP JP7908284A patent/JPS60221918A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60221918A (ja) | 1985-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1045510B1 (en) | Starter circuit for motors, particularly for refrigerator compressors | |
| US3662245A (en) | Control circuit for energizing the windings of multi-phase step motors including a two level supply voltage | |
| JPH041979B2 (ja) | ||
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| JPH08504319A (ja) | 負荷電流を自動的に減少させる回路配列 | |
| JP3559051B2 (ja) | リレーの駆動回路 | |
| JPH0112949B2 (ja) | ||
| JP3029128B2 (ja) | 電力制御回路 | |
| JP2943810B2 (ja) | モータ駆動ｉｃ回路 | |
| JPH06225557A (ja) | 小型モ−タの駆動回路 | |
| JP2507594B2 (ja) | スロ―スタ―ト回路 | |
| JPH0351876Y2 (ja) | ||
| JPH0261930A (ja) | リレー駆動回路 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JP2933326B2 (ja) | ステッピングモータ駆動回路 | |
| JPS62290110A (ja) | リアクタンス素子駆動回路 | |
| JP2785333B2 (ja) | 自己保持型リレー回路 | |
| JPS5842971B2 (ja) | 近接スイッチ | |
| JPH0441368Y2 (ja) | ||
| JPH06276699A (ja) | 電源回路 | |
| JP2601724Y2 (ja) | 起動回路 | |
| KR900004840Y1 (ko) | 자동판매기의 대용량 부하 다단 구동회로 | |
| JPH0445300Y2 (ja) | ||
| JPS5837931B2 (ja) | 双安定リレ−制御回路 | |
| JPH064162A (ja) | スタンバイ回路 |