JPH04196581A - 半導体装置のレイアウト方法 - Google Patents

半導体装置のレイアウト方法

Info

Publication number
JPH04196581A
JPH04196581A JP33101390A JP33101390A JPH04196581A JP H04196581 A JPH04196581 A JP H04196581A JP 33101390 A JP33101390 A JP 33101390A JP 33101390 A JP33101390 A JP 33101390A JP H04196581 A JPH04196581 A JP H04196581A
Authority
JP
Japan
Prior art keywords
semiconductor device
respect
center line
symmetrical
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33101390A
Other languages
English (en)
Inventor
Atsuhiko Ikeda
池田 敦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP33101390A priority Critical patent/JPH04196581A/ja
Publication of JPH04196581A publication Critical patent/JPH04196581A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置にパターンレイアウト方法に関
する。
[発明の概要] この発明は、半導体装置のパターンレイアウトにおいて
、回路パターンを半導体装置の中心線に対して、線対称
になるようにレイアウトするものである。
[従来の技術] 従来、半導体装置のパターンレイアウトは、半導体装置
の中心線に対して、線対称になっていなかった。
[発明が解決しようとする課題] しかし、従来のパータンレイアウト方法では、ある種の
ミラープロジェクションアライナ−を使用した場合は、
パターンがミラー反転されるために、新たにミラー反転
をしたマスクを作成する必要があるという欠点があった
そこで、この発明は、従来のこのような欠点を解決する
ため、パターンがミラー反転するミラープロジェクショ
ンアライナ−使用しても、従来のマスクが使用できるこ
とを口約としている。
[課題を解決するための手段] 上記問題点を解決するために、この発明は、半導体装置
のパターンレイアウトを半導体装置の中心線にたいして
、線対称になるようにした。
[作用] 上記のように、中心線に対して左右対称になるようにレ
イアウトすると、ミラーブロジェクションアライナー、
の使用により、パターンがミラー反転しても。問題が無
い。
[実施例コ 以下に、この発明の半導体装置の実施例を図面にもとづ
いて説明する。第1図において、中心線に対して。左右
対称に回路パターンlを形成する。
さらにパッド電極2を半導体装置の上下の中心線上に対
しても対称になるようにレイアウトする。
なお、3は半導体装置である。
C発明の効果コ この発明は。以上説明したように。半導体装置の回路パ
ターンを左右対称にレイアウトすることにより、ミラー
ブロジエクンヨンアライナーの使用により、パターンが
ミラー反転しても、正しくパターニングできる効果ある
さらに、パッド電極を上下の中心線にたいしても対称に
なるようにレイアウトすることにより、半導体装置の上
下を気にすることなく、ワイヤーボンディングが行える
効果がある。
【図面の簡単な説明】
第1図は、この発明にかかる半導体装置のレイアウトの
平面図はである。 l・・・回路パターン 2・・・パッド電極 3・・・ 半導体装置 以   上 出願人 セイコー電子工業株式会社 代理人 弁理士 林  敬 之 助

Claims (1)

    【特許請求の範囲】
  1. 回路パターンを、半導体装置の中心線に対して、線対称
    になるように配置することを特徴とする半導体装置のレ
    イアウト方法。
JP33101390A 1990-11-28 1990-11-28 半導体装置のレイアウト方法 Pending JPH04196581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33101390A JPH04196581A (ja) 1990-11-28 1990-11-28 半導体装置のレイアウト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33101390A JPH04196581A (ja) 1990-11-28 1990-11-28 半導体装置のレイアウト方法

Publications (1)

Publication Number Publication Date
JPH04196581A true JPH04196581A (ja) 1992-07-16

Family

ID=18238852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33101390A Pending JPH04196581A (ja) 1990-11-28 1990-11-28 半導体装置のレイアウト方法

Country Status (1)

Country Link
JP (1) JPH04196581A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497673B2 (en) 2016-03-09 2019-12-03 Telefonaktiebolaget Lm Ericsson (Publ) Systems and methods of interconnecting electrical devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497673B2 (en) 2016-03-09 2019-12-03 Telefonaktiebolaget Lm Ericsson (Publ) Systems and methods of interconnecting electrical devices

Similar Documents

Publication Publication Date Title
JPH04196581A (ja) 半導体装置のレイアウト方法
JPS61170032A (ja) 集積回路のマスク位置合せ用アライメントマ−ク
TW591749B (en) Semiconductor integrated circuit device
JPS58153664A (ja) 分割印字における印字パタ−ン作成方式
JPS5980957A (ja) 半導体装置
JPH03268466A (ja) 圧力センサチップ
JPH0567048U (ja) プリント基板装置
JPH02165510A (ja) マイクロ波集積回路装置
JPH0577870U (ja) クロスチップ
JPS63102237A (ja) 半導体装置の製造方法
JPH0215148Y2 (ja)
JPH02310559A (ja) 半導体集積回路マスクパターン
JPH02146828U (ja)
JPH0430590A (ja) 配線基板
JPS58106826A (ja) 半導体装置の製造方法
JPS62114451U (ja)
JPH0362589A (ja) 半導体装置の実装方法
JPH01248533A (ja) 半導体集積回路
JPH04148529A (ja) 半導体ウエハとフォトマスクとの位置合せ方法
JPH0443087A (ja) クリームはんだ印刷用メタルマスク
JPH04103680U (ja) 印刷配線板
JPS6028250A (ja) 電子部品の構成
JPH01121924U (ja)
JPH0612991U (ja) 電子時計の回路基板の構造
JPS6394642A (ja) Lsiチツプボンデイング方法