JPH04192715A - ディジタル回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタル回路、詳しくは近年Ｗしく高速化が
進んているディジタル回路、１、ｖにディジタル集積回
路に用いて！ＪＴ適な回路ＪｒＭ成法に関する。

［従来の技術］ 周知のように、ディジタル回路で取扱われるパルス波形
は、矩形波近１す、であるが、取扱われるイ１−゛；号
の周波数が高くなるにつれ台形波どしての扱いが必要と
なる。これは、パルス波形のオン領域からオフ領域へ、
あるいは逆にオフ領域か！−、オン領域へ移行するのに
能動領域を通過するが、このときの移行速度が、）Ｖ導
体固有の各定数により定められる固有値に限定され、そ
れか取扱う１１１号の周波数が高くなると無視てきなく
ル・るためである。

本発明は、このようなディジタル’Ｊ＝　ｒ；ｉ回路に
おりるパルス信号１１１の変化に対応したちのて、論理
回路、例えば第７１図に示すよ−）な、バッファケート
′）−− ３１における入力信号パルスと出力信号パルスの一例か
、第８１図（Ａ）　、　（Ｂ）に示され°Ｃいる。この
種論理ケ−１・の特性は、■７レベルと１１レベルのス
レッショルド電圧をＶＴｌｌとすると、下記４個のパラ
メータ１．　　　、ｔ　　　、ｌ：、　　、ｔ［によっ
て規Ｐ　Ｌ　ｌＩ　　　　　Ｐ　ＩＩ　ｌ　　　　　　
ｒ定される。ここに、 ”１１１１・・・・・・入力が変１ヒしてかへ出力がＩ
Ｔレレベに変化する迄の時間 ”ｐＨ１・・・人力が変・化してから出力がＬ７レベル
に変化する迄の時間 ｔｌ　　　・立」二がり時間（１０％−＋９０％Ｖｌ）
Ｄ）”　ｆ　　”’　　立下カリ時間（９０％　→１０
％ＶＤＤ　）である。

［発明が解決しようとする課題］ ところで、第８図（Ｂ）から明らかなように、バッフγ
３１の出力信号パルスの立」−り時間１．、の方か１シ
下り時間１．ｆより長い、つまり立子り波形の力か立↑
り波形よりその傾斜が絹かなので、デイレイ時間ｔ　　
とｔ　　の間には、通常Ｐ　１．ＨＰ　ＨＩ。

１、〉し ＰＬＩＩ　　　ｐＨ１゜ の関係がある。そこで、入力パルス幅ｔｗ１は、デイレ
イ時間１．　　とｔ　　の差だ（Ｊ変化、この場Ｐ１．
ｌｌ　　　Ｐｉｌｌ 合減少して出力パルス幅七〇、となり出力されることに
なる。

以上はバッフアゲ−１〜を１段通した場合であるが、多
段例えば３段の論理ゲー司−を通し）；二処理を行うと
、第９図に示すように、各段にお（゛）るパルス幅の減
少が積算されるのて、最終段出力パルス幅Ｌ　は入カパ
ルス幅士、ＷｌＪ：り可成り狭いものと闇 なってしまい、後述するタイミングエラーを生じる虞が
ある。即ち、信号パルスかりＩフックパルスであって、
その立ｌ−つと立下りの両エツジを用いた処理を行って
いるような場合に特に問題となるので、これを第１．０
，１．１図により以下に説明する。

第１０図は、第１．第２のｒ）をフリップフロップ回路
（以下、Ｄ　Ｆｌ”’と略記する）３２．３３が図示の
ように縦続接続されてなるシフｌ−レジスタで、ＤＦＦ
３２はり１コツクパルスＣＦ）の立」−リエッシに応動
してデータ人力Ｄ　ａを、Ｄ　ＦＦ３３はり１コツクパ
ルスＣＰの立下りエツジに応動してＤｌ”　ｌ＝’　３
２のＱ出力を、それそ゛れラッチして出力するようにな
っている。今、クロックパルスＣＰのパルス幅が正常な
ら、第１１図（＾）に示す３１うに、第２のＩ）　Ｆ　
ｒ”　３３は、クロックパルスＣＰの立ｒ′リエツジ３
４に応動し７て、第１のＤｒパド３２のＱ出力”　Ｉ）
　Ａ　ＴＡ　２″′を読出す。しかし、り１７ツクパル
スＣＰのパルス幅が狭くなっていると、第１１図（）３
）に示すように、り１７ツクパルスＣＰの立下エツジ３
　’１．　ａにおける第１のＤ　Ｉ”　ｒ・’　３３の
Ｑ　ｊ：１．ｊ力、つまり第２のＤＦＦ３４のＤ入力は
未だＤＡ′１゛Δ１なので、第２の］）　ｌ’　［Ｉ″
３７′ｌのＱ出力は「）ＡＴΔ２とならずにＩ）　Ａ　
Ｔ　Ａ　１のままになってしまう。

即ち、第１のＤＦＦ３２から第２のＤ　Ｆ　ｌ”　３３
にデータをシフトする場合、り）コックパルスＣＰのパ
ルス幅か狭くなると、第２のＤ　Ｆ　ｒ＝゛３　Ｂに対
応するセットアツプタイム、つまりり１７ツクパルス（
”　１１に対するデータのセットアツプ時間が確保てき
・ｊ゛、データの転送を１ｇＩ待通り行えないことに−
ｒ；　　− なる。

このような多段ゲーＩ・を通ずことによるパルス幅の狭
巾化を防止するん二めに、 １）デイレイ時間１．　　と’ＰＨ１が略等しくなる１
）　１．１１ ように、トランジスタレベルでの回路のバランスをとる
、例えば０ＭＯ８のＮチャンネ・ルと１〕チＡ・ンネル
の各１〜ランジスタの特性をコントロールすることが考
えられる。しかしながら、この手段では、 ｉ、ｉ）■ｃを設置する際に先ずディスクリ−１−の１
〜ランジスタレベルで厳密に設計しなければならないの
で、設Ｊ１が円建になる。

１２）設計に万全を期したとしても、製造ブＩ７セスに
おけるバラツキのため、初期の特性を維持するのがむず
かしい。

１３）論理ゲート自体力書品度、電源電性によって影響
を受（′Ｊるので、設置９１時０）バランスが守られな
い。

等の問題を生じることになる。また、 ２）連続するり１コツクパルスの場合、その立子つ☆−
ト′り両エツジで１−リカするので°なく、クロックパ
ルスの周波数を倍にした上て片エツジ例えは立上りエツ
ジのみを用いて処理することが考えらえし、これに、１
：っζ、パルス幅が変化してもパルスかなくならない限
り機能を果すことかできる。しかしなから、このような
ヨト段では、 ？、１）りＩコックパルスの周波数か２倍になるから、
消費電流が増大すると共に、輻射ノイズが増加する。

２２）基本動作周波数自体が高い場合には、更にその２
倍の周波数のクロックパルスを用いることは不可能にな
る。

そこで本発明の目的は、上記問題点を解消し、論理ケー
Ｉ・を逆ずことによるパルス幅（り１クツクパルスのデ
ユーティ比）の変化を、■温度、電源電圧の影響を受け
ずに、■特別な設計やプロセスを用いずに簡単になくす
ことができるディジタル回路を提供するにある。

［課題を解決するための手段及び作用１不発明のディジ
タル回路は、実質的に同　特＋′［を有する２つの反転
回路を縦続接続してなる回路単位を自然数個含んて構成
されたことを特徴とするものである。

［実施例］ 以下、図面を参照して本発明を具体的に説明する。第１
図は、本発明の第１実Ｊｊｌｉｉ例を示すディジタル回
路の回路図で、実質的にＩＩｉト−特性を有する２つの
反転回路　この場合インバータｌａ、コｂを縦続接続し
てなる単位回路て、この回路は論理的には第２図に示す
バッファ２と等価である。しかしながら、バッフアゲ−
１〜を何段か通ずと、前記第９図に示したように、その
パルス幅が減少したのに対し、本実施例の場合、このよ
うなパルス幅の変化を伴わずにパルスを伝３’ｉＳする
ことができる。この点を第３図を用いて以下に説明する
。

第３図（八）に示すよう４・パルス幅”ＷＩＨの入力信
号が第コー図に示す単位回路の入力・瑞に印加されると
、インバーターａ、ｌｂの接続点Ａにおける（ｉ−ｉ号
波形は、第３図（Ｂ）に示針ように、インバ・−タ１ａ
によるデイレイ時間ｊ　　　、ｉ；　　　たけそＰｌｌ
ｏ　　Ｐ　Ｉ−Ｉｔ　１ の立下り、立−Ｌりがそれぞれデイレイする。この接続
六入における信号は、更にインバーター１）で反転され
、第３図（Ｃ）に示す、ように、その）ン下り、立１．
りかそれぞれインバーター１−）のデイレイ１１４間’
−１）１１１．２．”　ｐＨ＋２だけそれぞれ遅延され
、パルス幅がｌ　　となって出）Ｊされる。従って、こ
めイン■）旧 バークｌａ、１．ｂで形成された単位回路から出力され
る１１１号のパルス幅”ＷＯＩＩＴは、１；　　　　＝
−ｊ　　　　」−（ｆ；　　　　−１１；　　　　）Ｗ
ＯＬＩＴ　　　　　　１４１１１　　　　　　　　　Ｐ
ＬＨｌ　　　　　ｐＨ１２−、、、−ｉｆ　　　　−１
−１；　　　　）ｐＨ１，Ｉ　　　　Ｉ’１．１１２ となる。ここで、２つのインバーター；ｔ、ｌｂの特性
が全く同じなら し一＝１゜ Ｐｌ、ｌｌＩ　　　ＰＬＨｌ２ １、　　−＝：ｉ； ＰｌｎＩ　　　Ｐｌｎ２ となるから １′ＷＯＩＩＴ””　１ＷＩＮ となり、パルス幅は変化しなくなる。従って、本実施例
のような、実質的に同一・特性を存する２つのインバー
タを縦続接続してなる哨位回路を何段通しても、そのパ
ルス幅が変化することがなくなす、タイミングエラーを
生じるＩｉ２がなくなる。但し、パルスの遅延は生じる
。

上記実施例では、２−）の反転回路をインバータｌａ、
］、ｂとして説明したが、本実施例はこれに限定される
ものでなく、第４図に示すように、ナンドゲ−１・、ノ
アーゲ−１・等のベアーで構成することもできる。即し
、第４し１（Ｂ）は、アン１〜ゲート３に代えて、実質
的に同一・特性を有する２つのナンドゲ−１−４ａ、４
．ｂを、マＡ二第４図（Ｃ）は、オアーゲ−１・５に代
えて、実質的に同一特性を有する２つのツアーゲート６
ａ、６１）を、それぞれ縦続接続したものである。更に
、例えばマルチプレクサ等に用いられる、第４しＩ（Ｄ
）に示ずようなアンドゲート７．８、オアーゲーＩ・０
からなる論理回路網に代えて、実質的に同一＃！竹を存
する３つのナンドゲ−１□　１　Ｏｉ）、　、　　１０
　ｈ　、　　１−　Ｏｃ・を縦続接続したものを用いる
ことムて亡・、それぞれ論理的には同一機能を果す。そ
して、これらの単位回路を何段接続しても、パルス幅の
変（ヒを牛しることがない。

第５Ａ図は、本実施例の第１適用例を示ずグ゛イジタル
回路の回路図て、ナンドケート］５ａ、、１５））から
なる２つの反転回路におりるそれぞノ′シのファンアラ
１〜を実質的に等価にするように構成した例である。即
し、第５　Ｂ図に示ずアン１−ケート１］、インバータ
１２，１．／ｌ、アンドゲート］３が図示のように接続
されてｊ＋’ｌ成された論理回路において、アントゲ−
１・１］におけるパルス幅の変化を低減するために、第
５Ａ図に示すように、チン１〜ゲー）　１．５２（、］
　５１：＋の縦続接続に置換する。

すると、ナンドゲ−１□　１．５　ｂのファンアウトが
３なのに対し、ナンドゲ−１−１５２１のファンアウト
は１なのて、ｌ：とえナンドゲ−１・］　５ａ、　　１
５１）の伝達特性を実質的に同一・に設定できたとして
も、品ゲー１□５ａ、１５ｂのディイ時間し　　、ｔ　
Ｌ　１１ Ｐｌｌｌが７４なることにな−）てし、よう。従って、
ディジタル信号がこの種ナンドゲ−１〜１５ａ、１５ｈ
を）：イジタル信号が通過すると、そのパルス幅が変化
してしまう。

〈こで、本第１適用例では、ファンアウトの少ないナン
ドグー１〜１５ａ、Ｑ出力端にダミーのゲート１６ａ、
１６ｂを接続して、ナンドゲ−１・１５ｂのファンアラ
１〜の３と同じにしている。従って、この第１適用例に
よれば、実質的に同一特性を有するペア二の反転回路を
縦続接続した場合のパルス幅の変化を、より正確に抑制
することができる。

さて、実質的に同一・特性を有する２つの反転回路を縦
続接続してなる争ｊ）γ回路において、パルス幅が変化
する要因は、Ｉ−記ファンアウ１〜の問題の他にも幾つ
かある。先ず、−に記反転回路にお（Ｊるそれぞれの出
力端から次段回路の入力端までの配線長が実質的に等し
いごと、次に、上記反転回路におけるそれぞれの出力側
に接続される容量が実質的に等しいこと、更には、Ｊ−
記反転回路が同一・基板上の近接した位置に形成されて
いること等が必要になる。この最後の基板１−の位：１
′ｆ”に関して（、Ｊ、基板上の位置が異なると、その
環境温度が異なることになるから、デイレ−時間等の動
特性が異なることになってしまうためである。そして、
Ｉ：、記配線長を実質的に等しく、１ｑ定する点を本実
施例の第２３１ｊ川例として、また、」−記容塑が実質
的に等しくなる、Ｊ：うな回路をイ」加する点を本実施
例の第３適用例として、更に、−」二記同−基板上の近
接した位置にチップを形成する点を本実施例の第Ａ適用
例とし７て、そＪしそれここに規定する。

ところで、上記第１実施例の説明では、実質的に同一・
特性を有する２′）の反転回路を縦続接続してなる回路
単位を何段接続しても、そのパルス幅か変（ヒすること
がなく、タイミングエラーを生じる虞がなくなるが、パ
ルスの遅延は生しることを述へ、た。そこで′、このパ
ルスの遅延に着１−１シた回路例を、本発明の第２実施
例として第６図により説明する。

第６図は、実質的に同一特性を有する２つのインバータ
１７ａ、１．７１）と、２つのインバータ１８ａ、１８
ｂと、２つのインバータＩＱ；＋、１９１）とを縦続接
続してなる回路網で、インバータ１７１−）と１８１□
１とめ接続点Ｂから出力１を、インバータ１８Ｊ１と、
イ〉′バーク１．９２１との接続点Ｃから出ＪＪ　２を
、まノご、インバータ］９１）の出力端から出力３を、
それぞれ取出すようになっている。今、インバータ１．
７　ａ　、　１．８　ａ　、　１．９　ａの出力が′［
ビ′から’　Ｌ　”に変化する際のデイレ−時間をそれ
ぞれ’　Ｐｔ１Ｌ１７ａ□　ｔＰＨＩｌ−１８ａ□　’
　Ｐｌｌｌ−１９ａとし・イ″′−タ］、　７　ｂ　、
　］　８　Ｌ）　、　１．９　ｂの出力がＩ７“°から
”Ｈ“′に変化する際のデイレ−時間をそれぞれ１′ｐ
Ｈ１１７ｂ・　川１１８１）・　１甲１１９１１と−づ
゛えｔｌ↓・１１１ノＪ１ｔ１、 は入力信号に対し ’　ｄｌ−ｔＰＨＩ−１７ａ１−　”　ｐＨ１１７ｂだ
番す遅延する。また、出力２，３は、人力信号に対し ’′ｄ２″”’　””　ＰＩＩＬ１７ａ−’−１，ｐｌ
　１１１７ｂ”　　ＰＩＩＬ１８ａ−”　　”’　　Ｐ
ｌ、１１１８１１”ｄ３””Ｐ旧１７ａ１−　’　ｐＨ
１１７ｂ　’−’　Ｐｌｌｌ　１８ａ十ｔＰＬＩ１１８
ｂ−’−’−ｐＨＬＨ１ａ”’　”　ＰＬ１１１９１ま
たけそれぞれ遅延する。この場合、前述したようにパル
ス幅の変化は生しない。

上述の実施例によれば、 （イ）実質的に同一特性を有する反転回路をペアで用い
ることにより、温度特性、電源電圧依存性−−１−′１
　　− を相殺することができ、動作条件に拘らず常に安定し７
′−動作を刹することがてきる。従って、タイミングエ
ラーを生じる虞かない。

０７）実質的に同一・特性を存する反転回路のペアリン
クかとれていれば、絶対的な特性の制御は必要４−い。

」−な、汎用のゲーｌ′ｌ／″Ｌ、イに適用１ｊ−坂、
ことも【す能で、信頼性、＝１スト的にも−４＜ノじ（
いる。

Ｉｌｌ　Ｉ’、　、ケー１、アレイなど汎用のセミカス
タム１ｃの１・■）かフルカスタムＩＣより二１ス１〜
的（７，：安く、しから開発期間を知、縮することかで
きると共に、（３ζ頼性データが豊富なので安心して使
うことができる。

（ハ）クロックパルスの立−１−リエツジと立トリエツ
ジ（１／）画工・ソシを用いた処理が可能となるのζ、
同し周波数のクロックパルスならば、２倍の処理１指力
を′ｔ１することがてきる。また、同し処坊ｊ能力なら
は、］／２の周波数のクロックパルスで済むので低消費
電力、低ノイズとなる。

［イと明の効果コ 以］７述べたように本発明によれは、実質的に同一特性
を有する２つの反転回路を縦続接続してなる回路ｍ位を
自然数個齢んてｊ１１１成するようにし／、二ので、デ
ィジタル回路におｌ−）る論理ゲートを通ずことに、］
、るパルス幅（りじ１ツタパルスのデユーデイ比）の変
１ヒを、■渚１度、電源電圧の影響を受（〕ずに、■特
別な設計やプロセスを用いずになくすことができるとい
う１１ｎ著な効県か発揮される。

【図面の簡単な説明】

第１図は、本発明の第１実施例を示すディジタル回路の
回１賂Ｉ図、 第２図は、Ｉｚ記第１図の等価回路図、第３図は、上記
第１図にお（″）る各部のタイムヂャ−１〜、 第４図は、上記第１実施例におＪ−する反転回路を例示
した図、 第５Ａ、Ｂ図は、上記実施例にお（・）る第１適用例を
示すデインタル回ｉｌ＋８国と、その等価回路国、第６
図は、本発明の第２実施例を示すディジタル回路の回路
図、 第７図は、従来のバッファ回路図、 第８図は、Ｉ−０記第７国にお（゛）る入出力信シ３の
タイツ＼チャー１〜、 第９１り１６」、上記第７［ｚｌのハッファヶ−１・を
多段接わ’、：　Ｉ、　／、二どさの各部のタイムヂＡ
・−１〜、第１０国は、シフ１−レジスタの−・例を示
す回１１ｔ）国、 第１１図は、」−記第１０図におりる各部のタイツ＼ヂ
ャー）・である。 １ｉ１．ｌ１１−・・インバータ（反転回！ｌ＋８）４
ａ、　４ｂ、　ｉｏａ、　１０ｂ、　１０ｃ、　１５ａ
、　１５ｂ−ナンドゲ−１・（反転回路） ６ａ、６ｂ　　・ノアーゲー１−　（反転回路）１（＋
　ｉｌ　、　１　（ｒ　ＩＪ・バッファ（ファンアラ１
へを実質的に等価にするための回路） １７ａ、　１７１〕、　１８ａ、　１８ｂ、　１９ａ、
　１９ｂ−インバータ（遅延回路） ＝９−

Claims (6)

【特許請求の範囲】
1. （１）実質的に同一特性を有する２つの反転回路を縦続
   接続してなる回路単位を自然数個含んで構成されたこと
   を特徴とするディジタル回路。
2. （２）上記反転回路におけるそれぞれのファンアウトを
   実質的に等価にするための回路が付加されてなる請求項
   （１）記載のディジタル回路。
3. （３）上記反転回路におけるそれぞれの出力端より次段
   回路の入力端までの配線長が実質的に等しいものである
   請求項（１）記載のディジタル回路。
4. （４）上記反転回路におけるそれぞれの出力側に接続さ
   れる容量を実質的に等しくするための回路が付加されて
   なる請求項（１）記載のディジタル回路。
5. （５）上記回路単位を構成する反転回路は同一基板上の
   近接位置に形成されてなる請求項（１）記載のディジタ
   ル回路。
6. （６）上記回路単位により遅延回路が構成されてなる請
   求項（１）記載のディジタル回路。