JPH04192587A - ユニバーサル・プリント基板 - Google Patents
ユニバーサル・プリント基板Info
- Publication number
- JPH04192587A JPH04192587A JP32373890A JP32373890A JPH04192587A JP H04192587 A JPH04192587 A JP H04192587A JP 32373890 A JP32373890 A JP 32373890A JP 32373890 A JP32373890 A JP 32373890A JP H04192587 A JPH04192587 A JP H04192587A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- substrate
- circuit component
- type circuit
- sop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract description 12
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 238000005476 soldering Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、回路の試作や実験等に用いられるユニバーサ
ル・プリント基板に関するものである。
ル・プリント基板に関するものである。
［従来の技術］
従来、ＬＳＩ等の回路部品を用いて回路を試作する場合
は、回路部品のリードをユニバーサル・プリント基板の
スルーホールに挿入し、スルーホールの周囲に設けられ
たランドに回路部品のリードを半田付けして、回路部品
をユニバーサル・プリント基板に実装している。しかし
、最近ではＤＩＰ等のような挿入実装型回路部品に代っ
てＱ Ｆ Ｐ （ｑｕａｄ ｆ’ｌａｔ ｐａｃｋａｇ
ｅ ） 、Ｓ ＯＰ（ｓａ＋ａｌｌ ｏｕｔ １ｉｎｅ
ｐａｃｋａｇｅ）等の表面実装型回路部品が増えてき
ており、表面実装型回路部品を用いて回路を試作する場
合が多い。
は、回路部品のリードをユニバーサル・プリント基板の
スルーホールに挿入し、スルーホールの周囲に設けられ
たランドに回路部品のリードを半田付けして、回路部品
をユニバーサル・プリント基板に実装している。しかし
、最近ではＤＩＰ等のような挿入実装型回路部品に代っ
てＱ Ｆ Ｐ （ｑｕａｄ ｆ’ｌａｔ ｐａｃｋａｇ
ｅ ） 、Ｓ ＯＰ（ｓａ＋ａｌｌ ｏｕｔ １ｉｎｅ
ｐａｃｋａｇｅ）等の表面実装型回路部品が増えてき
ており、表面実装型回路部品を用いて回路を試作する場
合が多い。
ところで、表面実装型回路部品をプリント基板に実装す
る場合には、基板の表面にパッドと称されるパターンが
必要となるが、従来のユニバーサル・プリント基板には
挿入実装型回路部品のリードを挿入実装するためのスル
ーホールとランドか設けられているのみであった。この
ため、従来では表面実装型回路部品を用いて回路を試作
する場合は、新たに専用の基板を製作しなければならな
かった。また、従来では使用する表面実装型回路部品の
大きさに合わせて基板を製作していたため、任意の大き
さの表面実装型回路部品を取り付けることができなかっ
た。
る場合には、基板の表面にパッドと称されるパターンが
必要となるが、従来のユニバーサル・プリント基板には
挿入実装型回路部品のリードを挿入実装するためのスル
ーホールとランドか設けられているのみであった。この
ため、従来では表面実装型回路部品を用いて回路を試作
する場合は、新たに専用の基板を製作しなければならな
かった。また、従来では使用する表面実装型回路部品の
大きさに合わせて基板を製作していたため、任意の大き
さの表面実装型回路部品を取り付けることができなかっ
た。
［発明が解決しようとする課題］
本発明は上記のような点に鑑みてなされたもので、その
目的は表面実装型回路部品を用いて回路の試作や実験等
を行なうことのできるユニバーサル・プリント基板を提
供しようとするものである。
目的は表面実装型回路部品を用いて回路の試作や実験等
を行なうことのできるユニバーサル・プリント基板を提
供しようとするものである。
［課題を解決するための手段］
上記課題を解決するために本発明は、基板表面に複数の
パッドを表面実装型回路部品のリードが重なり合うよう
に配列形成したものである。
パッドを表面実装型回路部品のリードが重なり合うよう
に配列形成したものである。
［作 用コ
上記の構成によると、基板上にＱＦＰ、ＳＯＰ等の表面
実装型回路部品を実装することができるので、表面実装
型回路部品を用いて回路の試作や実験等を行なうことが
できる。
実装型回路部品を実装することができるので、表面実装
型回路部品を用いて回路の試作や実験等を行なうことが
できる。
［実施例］
第１図は本発明の一実施例を示すユニバーサル・プリン
ト基板の平面図である。同図において、１は合成樹脂等
の絶縁材料からなる基板であり、この基板１の表面には
多数のランド２が所定間隔（例えば２．５４Ｉｌ１ｍま
たは１．２７Ｉｉｍ）で複数列にわたって配列形成され
ている。これらのランド２の中央部には第２図及び第３
図に示すようにスルーホール３が形成されており、ＤＩ
Ｐ等の挿入実装型回路部品はスルーホール３にリードを
差し込んでランド２に半田付けされるようになっている
。
ト基板の平面図である。同図において、１は合成樹脂等
の絶縁材料からなる基板であり、この基板１の表面には
多数のランド２が所定間隔（例えば２．５４Ｉｌ１ｍま
たは１．２７Ｉｉｍ）で複数列にわたって配列形成され
ている。これらのランド２の中央部には第２図及び第３
図に示すようにスルーホール３が形成されており、ＤＩ
Ｐ等の挿入実装型回路部品はスルーホール３にリードを
差し込んでランド２に半田付けされるようになっている
。
また、基板１の表面にはＳ ＯＰ （ｓｍａｌｌ ｏｕ
ｔｌｉｎｅ ｐａｃｋａｇｅ）を実装するための第１の
バッド群４が設けられている。この第１のパッド群４は
第４図に示すように長方形状をなす多数のパッド５ａ、
５ｂを５ＯＰ６のリードが重なり合うように配列して形
成されており、各パッド５ａ、５ｂの一端にはリード線
を半田付けするためのランド７が設けられている。なお
、第１のパッド群４のパッド５は幅寸法Ｗを０．５ｍｍ
、長さ寸法りを５１．１列目のパッド５ａと２列目の
パッド５ｂとの間隔Ｈを３ｍｍとしており、任意の大き
さの５ＯＰ６を実装できるようになっている。
ｔｌｉｎｅ ｐａｃｋａｇｅ）を実装するための第１の
バッド群４が設けられている。この第１のパッド群４は
第４図に示すように長方形状をなす多数のパッド５ａ、
５ｂを５ＯＰ６のリードが重なり合うように配列して形
成されており、各パッド５ａ、５ｂの一端にはリード線
を半田付けするためのランド７が設けられている。なお
、第１のパッド群４のパッド５は幅寸法Ｗを０．５ｍｍ
、長さ寸法りを５１．１列目のパッド５ａと２列目の
パッド５ｂとの間隔Ｈを３ｍｍとしており、任意の大き
さの５ＯＰ６を実装できるようになっている。
また、基板１の表面にはＱ Ｆ Ｐ （ｑｕａｄ ｆｌ
ａｔｐａｃｋａｇｅ ）を実装するための第２のパッド
群８か設けられている。この第２のパッド群８は第５図
に示すように長方形状をなす多数のパッド９を５ＯＰＩ
Ｏのリードが重なり合うように配列して形成されており
、各パッド９の一端にはり一ト線を半田付けするための
ランド１１か設けられている。なお、第２のパッド群８
は１列に配列されたパッド９の中で中央部に位置するパ
ッド９の長さ寸法が最も長く、両端部に位置するパッド
９に近づくほど長さ寸法が漸次的に短くなっており、こ
れにより任意の大きさのＱＦＰＩＯを実装できるように
なっている。
ａｔｐａｃｋａｇｅ ）を実装するための第２のパッド
群８か設けられている。この第２のパッド群８は第５図
に示すように長方形状をなす多数のパッド９を５ＯＰＩ
Ｏのリードが重なり合うように配列して形成されており
、各パッド９の一端にはり一ト線を半田付けするための
ランド１１か設けられている。なお、第２のパッド群８
は１列に配列されたパッド９の中で中央部に位置するパ
ッド９の長さ寸法が最も長く、両端部に位置するパッド
９に近づくほど長さ寸法が漸次的に短くなっており、こ
れにより任意の大きさのＱＦＰＩＯを実装できるように
なっている。
上記のように構成されるユニバーサル・プリント基板で
は、基板１の表面に５ＯＰ６を実装するための第１のパ
ッド群４とＱＦＰｌｏを実装するための第２のパッド群
８が設けられているので、ＱＦＰＳＳＯＰ等の表面実装
型回路部品を基板１上に実装することができる。従って
、表面実装型回路部品を用いて回路の試作や実験等を行
なうことができ、しかも任意の大きさの表面実装型回路
部品を基板１上に実装することができる。
は、基板１の表面に５ＯＰ６を実装するための第１のパ
ッド群４とＱＦＰｌｏを実装するための第２のパッド群
８が設けられているので、ＱＦＰＳＳＯＰ等の表面実装
型回路部品を基板１上に実装することができる。従って
、表面実装型回路部品を用いて回路の試作や実験等を行
なうことができ、しかも任意の大きさの表面実装型回路
部品を基板１上に実装することができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の要旨を逸脱しない範囲で種々の変形例が考えら
れる。
本発明の要旨を逸脱しない範囲で種々の変形例が考えら
れる。
［発明の効果］
以上説明したように本発明は、基板表面に複数のパッド
を表面実装型回路部品のリードが重なり合うように配列
形成したものである。従って、基板上にＱＦＰ、ＳＯＰ
等の表面実装型回路部品を実装することができ、表面実
装型回路部品を用いて回路の試作や実験を行なうことの
できるユニバーサル・プリント基板を提供できる。
を表面実装型回路部品のリードが重なり合うように配列
形成したものである。従って、基板上にＱＦＰ、ＳＯＰ
等の表面実装型回路部品を実装することができ、表面実
装型回路部品を用いて回路の試作や実験を行なうことの
できるユニバーサル・プリント基板を提供できる。
第１図は本発明の一実施例を示すユニバーサル・プリン
ト基板の平面図、第２図は第１図のＡ部を拡大した詳細
図、第３図は第２図のＤ−Ｄ線に沿った断面図、第４図
は第１図のＢ部を拡大した詳細図、第５図は第１図の６
部を拡大した詳細図である。 １・・・基板、２・・・ランド、３・・・スルーホール
、４・・・第１のパッド群、５・・・パッド、６・・・
ｓｏｐ。 ７・・・ランド、８・・・第２のパッド群、９・・・パ
ッド、１０・・・ＱＦＰ、１１・・・ランド。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図
ト基板の平面図、第２図は第１図のＡ部を拡大した詳細
図、第３図は第２図のＤ−Ｄ線に沿った断面図、第４図
は第１図のＢ部を拡大した詳細図、第５図は第１図の６
部を拡大した詳細図である。 １・・・基板、２・・・ランド、３・・・スルーホール
、４・・・第１のパッド群、５・・・パッド、６・・・
ｓｏｐ。 ７・・・ランド、８・・・第２のパッド群、９・・・パ
ッド、１０・・・ＱＦＰ、１１・・・ランド。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図
Claims (1)
- 基板表面に複数のパッドを表面実装型回路部品のリード
が重なり合うように配列形成したことを特徴とするユニ
バーサル・プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32373890A JPH04192587A (ja) | 1990-11-27 | 1990-11-27 | ユニバーサル・プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32373890A JPH04192587A (ja) | 1990-11-27 | 1990-11-27 | ユニバーサル・プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192587A true JPH04192587A (ja) | 1992-07-10 |
Family
ID=18158063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32373890A Pending JPH04192587A (ja) | 1990-11-27 | 1990-11-27 | ユニバーサル・プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04192587A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283873A (ja) * | 1996-04-09 | 1997-10-31 | Nec Shizuoka Ltd | 集積回路搭載用基板 |
-
1990
- 1990-11-27 JP JP32373890A patent/JPH04192587A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283873A (ja) * | 1996-04-09 | 1997-10-31 | Nec Shizuoka Ltd | 集積回路搭載用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511228B2 (en) | Printed circuit board | |
| KR960026504A (ko) | 볼-그리드 어레이 조립체를 위한 멀티-스트랜드 기판 및 방법 | |
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| DE69823574T2 (de) | Halbleitervorrichtung, Leiterplatte und deren Kombination | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JPS62109396A (ja) | プリント配線基板 | |
| JPH04192587A (ja) | ユニバーサル・プリント基板 | |
| US5528077A (en) | Flexible tab semiconductor device | |
| JPH0766543A (ja) | プリント基板 | |
| JPH098434A (ja) | 電子回路ユニット及びその製造方法 | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JP2681702B2 (ja) | 面実装部品の実装方法 | |
| KR200230496Y1 (ko) | 회로기판 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPH01179442A (ja) | 表面実装型電子部品 | |
| JPH02142196A (ja) | プリント回路基板及び回路素子の実装方法 | |
| JPH01187960A (ja) | 半導体装置 | |
| JPH0666063U (ja) | 混成集積回路装置 | |
| JPH02199856A (ja) | Ｉｃ用パッケージ | |
| JPH02284494A (ja) | 印刷配線基板 | |
| JPH04186665A (ja) | 集積回路パッケージ | |
| JPH0263111A (ja) | チップ電子部品の製造方法 | |
| JPH06244540A (ja) | プリント基板 |