JPH04188875A - 電気可塑性素子 - Google Patents

電気可塑性素子

Info

Publication number
JPH04188875A
JPH04188875A JP2318733A JP31873390A JPH04188875A JP H04188875 A JPH04188875 A JP H04188875A JP 2318733 A JP2318733 A JP 2318733A JP 31873390 A JP31873390 A JP 31873390A JP H04188875 A JPH04188875 A JP H04188875A
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
dopant
silicon semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2318733A
Other languages
English (en)
Other versions
JPH0770731B2 (ja
Inventor
Yoshio Kishimoto
岸本　良雄
Masaaki Suzuki
正明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2318733A priority Critical patent/JPH0770731B2/ja
Priority to US07/795,500 priority patent/US5315131A/en
Priority to DE69132469T priority patent/DE69132469T2/de
Priority to EP91119957A priority patent/EP0487101B1/en
Publication of JPH04188875A publication Critical patent/JPH04188875A/ja
Publication of JPH0770731B2 publication Critical patent/JPH0770731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Neurology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ニューラルネットワークによる情報処理に用
いる新規な可塑性を持つ半導体素子に関する。ここで可
塑性素子とは、入力のエネルギー（太きさや時間的変化
）により非線形な電気（導電性、容量）特性を示す素子
をいう。
［従来の技術］ 従来、ニューラルネットワークによる情報処理は、生物
の脳の中で行われている優れた情報処理であるにもかか
わらず、シナプスと同じ働きをする優れた電子素子がな
く、未来の情報処理の大きな課題となっていた。
また、従来すでに提案されているニューロチップは、半
導体デバイスと光デバイスに大きくわけられる。半導体
デバイスによるニューロチップの方が実現性は高いが、
可塑性機能を有する電子デバイスとして適切な特性のも
のがなく、シリコン半導体を用いたバイポーラあるいは
ＣＭＯ３（Ｃ。
ｍｐｌｅｍｅｎｊａｒｙ　ｍｅｔａｌ−ｏｘｉｄｅ　５
ｃｍ１ｃｏｎｄｕｃｔｏｒ　）などをアナログ動作をす
る素子として改良しニューラルネットワークの開発が行
なわれている。
一方、ニューラルネットワークに可塑性機能を与えるシ
ナプスの働きをするものとして、電界効果トランジスタ
（ＦＥＴ）、トランスコンダクタンスアンプ（○ＴＡ）
、キャパシタアレイ、スイッチト・レジスタ等が検討さ
れている。中でもＦＥＴには低電力、高利得という優れ
た特徴かあり、Ｅ　Ｐ　ＲＯＭ　（Ｅｒａｓａｂｌｅ　
ＰＲＯＭ　）用のフローティングゲートやＭＮＯＳ　（
Ｍｅｔａｌ−ｎｉｔｒｉｄｅ　ｏｘｉｄｐ　ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ）などのＦＥＴが注目されている。
一方、アモルファスシリコンは、単結晶シリコンと異な
り不規則な構造欠陥を多く持ち、そこのダングリングボ
ンドに水素が結合した構造を持ち、正確にはａ−８ｉＨ
と表わされる。また多孔質な構造が可能であることもア
モルファスシリコンの特徴である。それ故、アモルファ
スシリコンでは、その格子欠陥中をドーパントが移動で
きるという特徴を有し、それによって導電率が大きく変
化する。このアモルファスシリコン中での可逆的ドーピ
ングの現象は、例えばソリッド　ステートコミュニケー
ション　１９９０年版３２３頁（ＲＫｏｎｅｎｋａｍｐ
　ｅｊａｌ、、　　５ｏｌｉｄ　５ｔａｔｅ　Ｃｏｍｍ
ｕｎ、、７３（５）、ｐ３２３（１９９０）　）に開示
されている。また一方、可塑性素子を目的とした素子と
しては、特開昭６３−２００３９６号公報に導電性高分
子を用いた導電性可変素子が開示されている。
［発明が解決しようとする課題］ しかしながら、前記従来技術は、いずれも電子素子とし
ても可塑性素子としても十分な特性を有していない。
本発明は、前記従来技術を解決するため、高利得で高性
能な特性をもつ新規な電気可塑性素子を提供することを
目的としている。
［課題を解決するための手段］ 前記目的を達成するため、本発明の電気可塑性素子は、
一対の電極間に易動性ドーパントを含むアモルファスシ
リコン半導体層を形成し、前記−対の電極間に前記アモ
ルファスシリコン半導体層に沿って絶縁層または高抵抗
層を介して少なくとも一個のゲート電極を設け、前記ア
モルファスシリコン半導体層のドーパント分布を前記ゲ
ート電極によって制御し、前記アモルファスシリコン半
導体層の導電率を制御してなるという構成を備えたもの
である。
前記本発明の構成においては、アモルファスシリコン半
導体層に重ねて易動性ドーパント保持層を設けてなるこ
とが好ましい。
また前記本発明の構成においては、易動性ドーパント保
持層として作用するイオン伝導性のガラスまたはセラミ
ックス層よりなる基板上に、少なくとも一対の電極とア
モルファスシリコン半導体層を形成し、前記一対の電極
間の前記アモルファスシリコン半導体層の上に絶縁層ま
たは高抵抗層を介して一個のゲート電極を設けてなるこ
とが好ましい。
また前記本発明の構成においては、易動性ドーパント保
持層が、β−ＡＩ２０３　、　ＷＯａをベースとするア
ルカリイオン導電体、プロトン導電体、＋ Ａｇ　　、　Ｃｕ＋を含むレドックス性イオン導電体、
ソーダガラス、多孔質セラミックスより選ばれた一種よ
りなることが好ましい。
また前記本発明の構成においては、アモルファスシリコ
ン半導体層と易動性ドーパント保持層との間にドーパン
ト透過性分離層が形成されてなることが好ましい。
［作用］ 前記した本発明の構成によれば、アモルファスシリコン
半導体層内のドーパント分布をゲート電極によって制御
し、アモルファスシリコン半導体層の導電率を変化させ
るもので、一対の電極（ＦＥＴのソース、ドレインに相
当）間の電流を大きく増幅してスイッチすることができ
る。
この素子の動作はドーパント易動性半導体のＦＥＴ動作
に相当し、可塑性素子として利用できる優れたメモリー
性非線形電気特性を有する。また、ドーパントの選択（
イオン半径、電荷量）や、易動性ドーパント保持層を易
動性ドーパントと錯形成した化合物層とすることにより
、ドーパントの易動性に正確な閾（しきい）値を持たせ
ることができる。
この電気可塑性素子のソース、ドレイン間のチャンネル
インピーダンスは、チャンネルのドーパント（半導体の
不純物）濃度に依存し、低インピーダンスはど大きなド
レイン電流を生じる。一般のＭＯ８ＦＥＴ半導体では、
このチャンネルの不純物濃度を調整して各々エンハンス
メント形、デプレッション形のＦＥＴを作製する。
しかし本発明では、ドーパントが易動性で、そのドーパ
ントの極性はアモルファスシリコン半導体の電荷担体の
極性と反対であるため、ＦＥＴ原理による伝導の増減と
反対の方向にチャンネルの導電率が大きく変化して行く
。即ち、本発明の電気可塑性素子ではゲート電極に電圧
を印加すると、電界効果によるキャリヤ数がドーパント
濃度の時間的変化の影響を受けてチャンネルインピーダ
ンスが大きく変化することになる。アモルファスシリコ
ン半導体は、ドーパント濃度によって大きく導電率が変
化する（例えばｔｏ−１，０〜１０−４Ω・＋、ｍ）と
いう特徴があり、本発明はこの特徴を大きく発揮させ、
高利得の電気可塑性素子とすることができる。
また、この電界効果のレスポンスはマイクロ秒オーダで
あり、ドーパントの移動はミリ秒オーダが可能である。
それ故、学習、リセットはミリ秒の応答であるが、ニュ
ーラルネットとしての動作はチャンネル部の電子伝導性
を用いるため、マイクロ秒あるいはそれ以下の動作が可
能である。本発明におけるドーパントの移動はメモリー
性であり、ゲート電界がないときは移動しない。それ故
、本発明の可塑性素子でネットワークを組むと、チャン
ネルインピーダンスの変化率が高いため、ＳＮ比の高い
優れたニューラルネットワークをつくることかできる。
［実施例］ 以下実施例を用いて本発明をさらに具体的に説明する。
なお本発明は下記の実施例に限定されるものではない。
第１図に、本発明の電気可塑性素子の一実施例を説明す
る断面概念図を示す。
易動性ドーパント保持層を兼ねたイオン伝導性のガラス
またはセラミックス基板４上に、一対の電極１，２を設
け、電極１，２の間にアモルファスシリコン半導体層３
を配し、さらにアモルファスシリコン半導体層３上に絶
縁層６を介してゲート電極５が形成されている。絶縁層
６の代わりに高抵抗層を形成する場合もある。このよう
に易動性ドーパント保持層４にイオン伝導性のガラスま
たはセラミックスを用いる場合にはこの構造が適するか
、有機高分子で易動性ドーパントｉ持層を形成する場合
は、例えば表面にアルミナ絶縁層を有するＡ１基板をゲ
ート電極としてアモルファスシリコン層、易動性ドーパ
ント保持層を順次形成する上下逆の構成はうか作り安い
。また、第１図はアモルファスシリコン半導体層３の下
側に易動性ドーパント保持層４を設けたが、アモルファ
スシリコン半導体層３かある程度の厚さをもち、ドーパ
ントを含むものであれば、ドーパント分布をゲート電極
５によって制御し、前記アモルファスシリコン半導体層
の導電率を制御することかできる。
第２図は、本発明の電気可塑性素子を２端子素子として
用いた一例を示す図である。導電性基板７上に、易動性
ドーパント保持層４を形成し、その上にアモルファスシ
リコン半導体層３を形成し、その半導体層の両端に一対
の電極１および２を設け、更に前記一対の電極］と２と
の間に絶縁層６を介して、−個のゲート電極５が設けら
れている。
一対の電極（ソース・ドレイン）１．２は第１図の例の
ようにアモルファスシリコン層３と易動性ドーパント保
持層４の間に形成する方が動作か高速で高感度になる。
第１図及び第２図に示した、アモルファスシリコン半導
体層３に、易動性ドーパント保持層４を重ねて設けた構
成は、本発明において特に有用な電気可塑性素子を構成
する。また、これらの間にドーパント透過性分離層を設
けた構成は本発明の素子のドーパントの移動を閾値制御
するのに有用な構成である。このドーパント透過性分離
層は、電気絶縁性でドーパントの移動を精密に制御して
一対の電極（ソース・ドレイン）間のスイッチング電流
制御特性を安定化させるものでもある。
第４図に本発明の素子の等価回路と素子構成の関係並び
に原理を示す。カチオンドーパントＤ＋は易動性であり
、しかもカチオンドーパントの極性はアモルファスシリ
コン半導体のキャリヤの極性と反対であるため、ゲート
電極に印加した電圧に応じて移動し、カチオンドーパン
トの速度の時間的変化の影響を受けて、チャンネルイン
ピーダンスが大きく変化する。このドーパントの移動速
度は、ゲート電圧の他、ドーパントの電荷、イオン半径
、アモルファスシリコンの構造、密度などにより大きく
影響される。第４図では説明のためアモルファスシリコ
ン半導体とカチオンドーパントの場合を示したが、本発
明はこのカチオンドーパントの場合だけに限定されない
ことは勿論である。
本発明において、ゲート部の絶縁層の代わりに高抵抗層
８を用いた場合の等価回路は第５図のように表わされる
。このゲート部の高抵抗層は、抵抗率が１０５〜１０１
２Ω・ｃｍの材料で構成されるのが望ましい。また、一
対の電極間のアモルファスシリコン半導体層３の導電率
はドーピング後、ここに示す等価回路から判るように易
動性ドーパント保持層４に比べてきわめて高いことが必
要である。本発明の素子は、膜方向すなわち、ソース−
ドレイン方向に、アモルファスシリコンの導電率が４〜
８桁にも及ぶきわめて大きな変化をするという特性を生
かして、高利得の素子を構成できる特徴がある。一方、
膜厚方向にはきわめて大きな電界強度の電界を印加でき
るため、応答性を速くすることができる。
またこの電気可塑性素子の制御方法の一例としてｎ形ア
モルファスシリコン半導体とカチオンドーパントを用い
た場合の動作特性を第３図に示す。
この図はドーパントの移動よりパルス幅が長い場合を示
しており、負のゲートパルスで学習させ、正のゲートパ
ルスでリセットされる。この素子９を用いて第７図のよ
うにニューラルネットワークを組むと学習させた素子部
分のみが非常に低インピーダンスとなり、ニューラルネ
ットワークができあがる。この素子は学習、リセットに
はミリ秒オーダの時間を要するが、学習後に通電駆動は
マイクロ秒で作動できるという特徴がある。この素子の
動作の様子は、ｒＤ−ＶＧ特性で表わすと第６図のよう
に表わされ、これは丁度ＭＯ８ＦＥＴのエンハンスメン
ト形とデプレッション形を併せた特性に相当する。
本発明に用いるアモルファスシリコン半導体層３は、蒸
着、スパッタ、ＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　ｖａｐ
ｏｕｒ　　ｄｅｐｏｓｉｔｉｏｎ）　、ＭＢ　Ｅ　　（
Ｍｏｌｅｃｕｌａｒ　　ｂｅａｍ　ｅｐｉｌａｘｉａｌ
）などの各種の方法で作ることかできる。本発明の可塑
性素子は、導電性高分子を素材としても作ることかでき
るが、このアモルファスシリコンの場合は導電性高分子
の場合と異なりドーパントのドープ、脱ドープによって
アモルファスシリコンに膨張、収縮が生じないことが大
きな特徴である。このアモルファスシリコン層の表面は
、吸着や化学結合によって種々の化学修飾ができ、アモ
ルファスシリコン層の電子状態を変化させることも可能
である。
また、アモルファスシリコンの抵抗率は一般の不動性ド
ーパントのドーピングによってもｐ形、ｎ形に制御でき
るが、この場合には易動性ドーパントがこの不動性ドー
パントと相補的に相互作用し、抵抗率は任意に増減され
る。この相互作用を閾値動作に利用することも可能であ
る。本発明においては、ニューラルネットワークのイン
ピーダンスの関係から高抵抗率のアモルファスシリコン
がむしろ適し、不動性ドーパント濃度の高いものは普通
の構成ではあまり適さない。
易動性ドーパント保持層は、ドーパントが戻動するよう
に構成された層で、低導電性であることが望ましく、イ
オン伝導性のガラス、セラミックスあるいは有機高分子
（高分子電界質）などによって作られる。イオン伝導性
のガラス、セラミックスは導電性基板を兼ねた材料とし
ても適する。
この易動性ドーパント保持層の材料としては、Ｎａ−β
−Ａ１２０３．ＮａＸＷＯ３などのアルカリイオ＋ ン導電体、プロトン導電体、Ａｇ　　、　Ｃｕ＋を含む
可逆性の高いイオン導電体、ソーダガラスなどの、イオ
ン伝導性のガラス、セラミックスが望ましい。
また、ゼオライトに代表される多孔質のセラミックスも
これに適す。この他にリチウムイオン導電体、ハロゲン
イオン導電体等もある。また、ポリイオンコンプレック
ス、イオン伝導性高分子組成物などの有機高分子材料も
用いることができる。
この易動性ドーパント保持層は、層方向に絶縁性が高く
、層に直角の方向に高導電性という導電異方性膜であっ
てもよい。本発明の素子においては、ゲート電極による
ドーパントの移動によって、このドーパントの侵入した
アモルファスシリコンにはドーパントと逆極性のキャリ
ヤが生じる。一方、易動性ドーパント保持層に残った逆
極性の対イオンはレドックスを受ける。それ故、この易
動性ドーパント保持層はレドックスに対し、可逆で安定
した物質でなくてはならない。この易動性ドーパント保
持層４を、易動性ドーパントが錯形成したイオン伝導性
ガラスまたはセラミックスとする構成は可塑性素子にし
きい優待性を付与し、メモリー性を確実にする上で望ま
しく、イオン包接化合物がこれに属す。この構成では本
発明の素子のゲート電極の動作時に起こる易動性ドーパ
ントの移動による電気的レドックスを、可逆でかつ安定
なものにすることができる。
また、ドーパント透過性分離層８にはイオン易透過性の
多孔質膜等が用いられ、電池のセパレータ材料などがこ
れに適す。
本発明の電気可塑性素子は第１図もしくは第２図に示し
たような構造だけでなく、例えば基板７に３１０２絶縁
性表面を持つシリコン単結晶を基板として用いた素子の
構成も可能である。
本発明のこの電気可塑性素子は複数個用いて半導体集積
回路プロセスと同様の手法によって集積回路素子を構成
でき、ニューロチップを構成する。
次に具体的実施例を用いて本発明を説明する。
実施例Ｉ Ｎａ　　をイオンキャリヤにもつイオン伝導性ガラス（
ソーダガラス）基板４上に第１図に示したように一対の
電極１．２を設け、その上に１０μｍ厚のアモルファス
シリコン層３を形成し、その開に絶縁層６を介してゲー
ト電極５を設けた。
こうして電気可塑性素子を構成し、この素子のゲート電
極にパルス電圧を加え、動作させたところ、第３図のよ
うな非線形スイッチング特性を示した。
この動作を利用して、負のゲートパルスで学習させ、正
のゲートパルスでリセットされる。
この素子で第７図に示すネットワークを組み、任意の入
出力端子間に電圧を印加したところ、入力端子から出力
端子までの最短経路上にある素子部分のみが非常に低イ
ンピーダンスとなり、入力と出力の関係を素子の抵抗変
化として学習させることができた。
実施例２ 基板７上に第２図に示したように、３μｍのＮａ−β−
アルミナよりなる１ｍｍ厚のイオン伝導性セラミックス
層４と、１μｍのアモルファスシリコン半導体層３とを
順次重ねて形成し、その上に一対の電極１．２を形成し
た。これらの上に図のように絶縁層６とゲート電極５を
設は電気可塑性素子とした。
こうして得た電気可塑性素子のゲートとソースを短絡し
、ＩＯＶの負のゲートパルスで学習させ、１０■の正の
ゲートパルスでリセットさせたところ、１０６Ωのチャ
ンネルインピーダンスの変化をした。
この素子で第７図に示すネットワークを組み、任意の入
出力端子間に電圧を印加したところ、入力端子から出力
端子までの最短経路上にある素子部分のみが非常に低イ
ンピーダンスとなり、入力と出力の関係を素子の抵抗変
化として学習させることができた。
実施例３ ３１０２絶縁膜を有するシリコン基板上に、３μｍのア
モルファスシリコン層を設け、その上に一対のＡｕ−Ｎ
ｉ電極を設けその電極間に５μｍのＮａ１をイオンキャ
リヤとするタングステンブロンズ（Ｎ　ａ　　ＷＯ３）
を易動性ドーパント保持層として形成した。こうして得
た電気制御素子をシリコン基板をゲート電極として動作
させたところ、実施例１とほぼ同様なスイッチング特性
およびソースドレイン電流の時間特性が得られた。こう
して得た電気制御素子でニューロネットワークを組み、
動作させたところ、学習信号に対応した抵抗パターンを
持つネットワークを作ることができた。
以上説明した通り、本実施例によれば、一対の電極間に
易動性ドーパントを含むアモルファスシリコン半導体層
とゲート電極とよりなる新規な電気可塑性素子を提供す
るもので、不規則な構造を有するアモルファスシリコン
の特徴を大いに生かしたものである。
本実施例の素子は、ニューラルネットワークによる情報
処理に用いることかできる導電率変化の非常に大きな優
れた可塑性を持つ半導体素子である。
また、本実施例のこの電気可塑性素子は、複数個用いて
半導体集積回路プロセスと同様の手法によって集積回路
素子を構成できるもので、ニューラルネットワークを構
成でき情報処理に大いに有用なものである。
このように、本発明は工業的価値の大なるものである。
［発明の効果］ 以上説明した通り本発明によれば、アモルファスシリコ
ン半導体層内のドーパント分布をゲート電極によって制
御し、アモルファス 体層の導電率を変化させるもので、 （ＦＥＴのソース、ドレインに相当 大きく増幅してスイッチすることができ、高利得で高性
能な特性をもつ新規な電気可塑性素子とすることができ
る。
【図面の簡単な説明】
第１図及び第２図はそれぞれ本発明における電気可塑性
素子の構成の一実施例を示す断面概念図、第３図は本発
明の一実施例の電気可塑性素子のゲート電圧に対応する
ドレイン電流応答を示す図、第４図、第５図は本発明の
一実施例の素子の等価回路と素子構成の関係並びに原理
を示す図、第６図は本発明の一実施例の素子のドレイン
電流−ゲート電圧（ＩＤ　−ＶＧ　）特性を示す図、第
７図は本発明の電気可塑性素子を用いたニューラルネッ
トの一例を示す図である。 １．２・・・一対の電極、３・・・アモルファスシリコ
ン半導体層、４・・・易動性ドーパント保持層、５・・
・ゲート電極、６・・・絶縁層、７・・・導電性基板、
８・・・高抵抗層、９・・・電気可塑性素子。 代理人の氏名　弁理士　池内寛幸　はか１名第１図 を 第２図 時間（秒） 第３図 Ｄ’Ｓ＋　、＝［）＋−ｓｉ　＋ｈ＋ Ａ−＋ｈ；八〇 第５へ 第６図 劾 ↓　↓　４走 出力 第７図

Claims (5)

    【特許請求の範囲】
  1. （１）一対の電極間に易動性ドーパントを含むアモルフ
    ァスシリコン半導体層を形成し、前記一対の電極間に前
    記アモルファスシリコン半導体層に沿って絶縁層または
    高抵抗層を介して少なくとも一個のゲート電極を設け、
    前記アモルファスシリコン半導体層のドーパント分布を
    前記ゲート電極によって制御し、前記アモルファスシリ
    コン半導体層の導電率を制御してなる電気可塑性素子。
  2. （２）アモルファスシリコン半導体層に重ねて易動性ド
    ーパント保持層を設けてなる請求項１記載の電気可塑性
    素子。
  3. （３）易動性ドーパント保持層として作用するイオン伝
    導性のガラスまたはセラミックス層よりなる基板上に、
    少なくとも一対の電極とアモルファスシリコン半導体層
    を形成し、前記一対の電極間の前記アモルファスシリコ
    ン半導体層の上に絶縁層または高抵抗層を介して一個の
    ゲート電極を設けてなる請求項２記載の電気可塑性素子
    。
  4. （４）易動性ドーパント保持層が、β−Ａｌ＿２Ｏ＿３
    、ＷＯ＿３をベースとするアルカリイオン導電体、プロ
    トン導電体、Ａｇ＾＋、Ｃｕ＾＋を含むレドックス性イ
    オン導電体、ソーダガラス、多孔質セラミックスより選
    ばれた一種からなる請求項２または３記載の電気可塑性
    素子。
  5. （５）アモルファスシリコン半導体層と易動性ドーパン
    ト保持層との間にドーパント透過性分離層が形成されて
    なる請求項２記載の電気可塑性素子。
JP2318733A 1990-11-22 1990-11-22 電気可塑性素子 Expired - Fee Related JPH0770731B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2318733A JPH0770731B2 (ja) 1990-11-22 1990-11-22 電気可塑性素子
US07/795,500 US5315131A (en) 1990-11-22 1991-11-21 Electrically reprogrammable nonvolatile memory device
DE69132469T DE69132469T2 (de) 1990-11-22 1991-11-22 Elektrische Anordnung mit einem dotierten amorphen Siliziumkanal
EP91119957A EP0487101B1 (en) 1990-11-22 1991-11-22 Electrically device with a doped amorphous silicon channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2318733A JPH0770731B2 (ja) 1990-11-22 1990-11-22 電気可塑性素子

Publications (2)

Publication Number Publication Date
JPH04188875A true JPH04188875A (ja) 1992-07-07
JPH0770731B2 JPH0770731B2 (ja) 1995-07-31

Family

ID=18102341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2318733A Expired - Fee Related JPH0770731B2 (ja) 1990-11-22 1990-11-22 電気可塑性素子

Country Status (4)

Country Link
US (1) US5315131A (ja)
EP (1) EP0487101B1 (ja)
JP (1) JPH0770731B2 (ja)
DE (1) DE69132469T2 (ja)

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787042A (en) * 1997-03-18 1998-07-28 Micron Technology, Inc. Method and apparatus for reading out a programmable resistor memory
US6103403A (en) * 1997-05-15 2000-08-15 University Of Kentucky Research Foundation Intellectual Property Development Clathrate structure for electronic and electro-optic applications
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
CA2362283A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
KR100282453B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그 제조방법
US7675766B2 (en) * 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
WO2002021542A1 (en) * 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6653193B2 (en) 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6638820B2 (en) * 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
JP4742429B2 (ja) * 2001-02-19 2011-08-10 住友電気工業株式会社 ガラス微粒子堆積体の製造方法
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6809955B2 (en) * 2001-05-07 2004-10-26 Advanced Micro Devices, Inc. Addressable and electrically reversible memory switch
US6844608B2 (en) 2001-05-07 2005-01-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
JP4886160B2 (ja) * 2001-05-07 2012-02-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法
WO2002091476A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
US6781868B2 (en) * 2001-05-07 2004-08-24 Advanced Micro Devices, Inc. Molecular memory device
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
EP1434232B1 (en) 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) * 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US6847535B2 (en) 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6937528B2 (en) * 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6751114B2 (en) * 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US6825135B2 (en) * 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US7015494B2 (en) * 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US7209378B2 (en) * 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) * 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US7364644B2 (en) * 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US20040040837A1 (en) * 2002-08-29 2004-03-04 Mcteer Allen Method of forming chalcogenide sputter target
US7163837B2 (en) 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US6864521B2 (en) * 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6867114B2 (en) * 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
US6813178B2 (en) * 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) * 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) * 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7251118B2 (en) * 2003-10-02 2007-07-31 Donald Nevin Method and apparatus for large scale storage of electrical potential
US7098068B2 (en) * 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7365411B2 (en) * 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) * 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7374174B2 (en) * 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7427770B2 (en) * 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269079B2 (en) * 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7233520B2 (en) * 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7274034B2 (en) * 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) * 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7317567B2 (en) * 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US20070037316A1 (en) * 2005-08-09 2007-02-15 Micron Technology, Inc. Memory cell contact using spacers
US7579615B2 (en) * 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7304368B2 (en) * 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7277313B2 (en) * 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US8467236B2 (en) * 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US8071972B2 (en) 2008-10-20 2011-12-06 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory
WO2010068221A1 (en) * 2008-12-12 2010-06-17 Hewlett-Packard Development Company, L.P. Memristive device
US8384401B2 (en) * 2010-03-31 2013-02-26 Hewlett-Packard Development Company, L.P. Fast time-tagged event detection using resistive switching devices
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8198144B2 (en) 2010-06-11 2012-06-12 Crossbar, Inc. Pillar structure for memory device and method
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
JP2012039042A (ja) * 2010-08-11 2012-02-23 Sony Corp メモリ素子
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
JP6225347B2 (ja) * 2013-03-09 2017-11-08 国立研究開発法人科学技術振興機構 電子素子
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
WO2019187032A1 (ja) * 2018-03-30 2019-10-03 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200396A (ja) * 1987-02-16 1988-08-18 Sanyo Electric Co Ltd 導電性可変素子及び製造法
JPS63237293A (ja) * 1987-03-24 1988-10-03 Matsushita Electric Ind Co Ltd 可変調分子素子
US4839700A (en) * 1987-12-16 1989-06-13 California Institute Of Technology Solid-state non-volatile electronically programmable reversible variable resistance device
JPH0760907B2 (ja) * 1989-07-25 1995-06-28 松下電器産業株式会社 電気制御素子およびその応用装置
EP0418504B1 (en) * 1989-07-25 1995-04-05 Matsushita Electric Industrial Co., Ltd. Organic semiconductor memory device having a MISFET structure and its control method
JPH0824192B2 (ja) * 1989-09-13 1996-03-06 ゼロックス コーポレーション 電子装置
US5172204A (en) * 1991-03-27 1992-12-15 International Business Machines Corp. Artificial ionic synapse

Also Published As

Publication number Publication date
DE69132469D1 (de) 2000-12-21
DE69132469T2 (de) 2001-06-21
EP0487101A3 (en) 1994-06-08
EP0487101B1 (en) 2000-11-15
US5315131A (en) 1994-05-24
JPH0770731B2 (ja) 1995-07-31
EP0487101A2 (en) 1992-05-27

Similar Documents

Publication Publication Date Title
JPH04188875A (ja) 電気可塑性素子
EP0418504B1 (en) Organic semiconductor memory device having a MISFET structure and its control method
JP7052148B2 (ja) 変動低抵抗ライン不揮発性メモリ素子及びその動作方法
KR100394896B1 (ko) 투명스위칭소자를포함하는반도체장치
US4839700A (en) Solid-state non-volatile electronically programmable reversible variable resistance device
US8471234B2 (en) Multilayer memristive devices
JP4919811B2 (ja) ドープされた部分を有する堆積チャネル領域を含むトランジスタ
KR100895901B1 (ko) 메모리 효과를 갖는 스위치 요소
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
JP2005521245A5 (ja)
AU2003220344A1 (en) Manufacturing methods for resistance variable material cells
US7180104B2 (en) Micromechanical structure, device including the structure, and methods of forming and using same
Satapathi et al. Halide-perovskite-based memristor devices and their application in neuromorphic computing
JPS61156032A (ja) エレクトロクロミツク酸化物デバイス
Fu et al. Synaptic transistors with a memory time tunability over seven orders of magnitude
JP3030285B2 (ja) ナノスケールのモット転移分子電界効果トランジスタ
KR20200051463A (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR20150047668A (ko) 트랜지스터 및 그 동작 방법
US8705265B2 (en) Ionic devices containing a membrane between layers
KR20090090313A (ko) 메모리 소자 및 메모리 소자의 제조방법
JP2502782B2 (ja) ニュ―ラルネットワ―ク用電気可塑性素子およびその制御方法
JP7252868B2 (ja) 電流制御システム及び方法
WO2023151981A1 (en) Ionic voltage effect triode cell
SU963123A1 (ru) Тонкопленочный переключательный элемент
JPS63146464A (ja) 半導体素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees