KR20150047668A - 트랜지스터 및 그 동작 방법 - Google Patents

트랜지스터 및 그 동작 방법 Download PDF

Info

Publication number
KR20150047668A
KR20150047668A KR1020130126704A KR20130126704A KR20150047668A KR 20150047668 A KR20150047668 A KR 20150047668A KR 1020130126704 A KR1020130126704 A KR 1020130126704A KR 20130126704 A KR20130126704 A KR 20130126704A KR 20150047668 A KR20150047668 A KR 20150047668A
Authority
KR
South Korea
Prior art keywords
gate
active metal
layer
solid electrolyte
channel
Prior art date
Application number
KR1020130126704A
Other languages
English (en)
Other versions
KR102216538B1 (ko
Inventor
양우영
김기홍
최상준
김영일
박성용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130126704A priority Critical patent/KR102216538B1/ko
Priority to US14/521,868 priority patent/US9299783B2/en
Publication of KR20150047668A publication Critical patent/KR20150047668A/ko
Application granted granted Critical
Publication of KR102216538B1 publication Critical patent/KR102216538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

트랜지스터 및 그 동작 방법이 개시된다.
개시된 트랜지스터는, 기판과, 기판 상에 형성되는 채널 형성층과, 전기화학적 비활성 금속을 포함하도록 형성되는 게이트와, 채널 형성층과 게이트 사이에 게이트와 스택 구조를 이루도록 형성되는 고체 전해질층과, 전기화학적 활성 금속을 포함하도록 형성되며 활성 금속의 산화환원 반응을 이용하여 채널 스위칭이 가능한 활성 금속층과, 활성 금속층에 전기적으로 연결되는 소스 및 드레인을 포함한다.

Description

트랜지스터 및 그 동작 방법{Transistor and method for operating the same}
트랜지스터 및 그 동작 방법에 관한 것으로, 보다 상세하게는 고체 전해질층을 가지는 트랜지스터 및 그 동작 방법에 관한 것이다.
트랜지스터 즉, 전계효과 트랜지스터(FET:Field Effect Transistor)는 전자 기기 분야에서 스위칭 소자(switching devie)나 구동 소자(driving device)로 널리 사용된다. 예를 들어, 전계효과 트랜지스터의 일종인 박막 트랜지스터(thin film transistor:TFT)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정디스플레이나 유기발광디스플레이 등과 같은 디스플레이 분야에서 스위칭 소자나 구동 소자로 사용되고 있다. 또한, 박막 트랜지스터는 크로스 포인트형 메모리소자의 선택 스위치로 사용되고 있다.
디스플레이의 구동 소자 및 스위칭 소자로서 사용되는 것으로, 비정질 실리콘 박막트랜지스터(a-Si TFT)가 있다. 이러한 a-Si TFT는 저가의 비용으로 대형 기판 상에 균일하게 형성될 수 있는 박막트랜지스터로서 현재 가장 널리 쓰이고 있다. 그런데, 디스플레이의 대형화 및 고화질화 추세에 따라 박막트랜지스터 성능 역시 고성능이 요구되는데, 전하 이동도가 0.5 cm2/Vs수준인 기존의 a-Si TFT는 한계에 다다를 것으로 보여진다. 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖는다. 한편, 고 이동도를 갖는 박막 트랜지스터를 구현하기 위해, 금속 산화물 반도체를 채널로 사용하는 고이동도 박막 트랜지스터도 개발되고 있다.
현재 관심을 받고 있는 이러한 다양한 종류의 트랜지스터는, 기본적으로 전자에 바탕을 두고 동작(charge-base operation)하는 것으로, 소자를 작게 만들 때, 단채널 효과(short channel effect:SCE)나, 게이트 전압이 채널층을 제대로 제어하지 못하는 문제들이 생길 수 있다.
전자에 바탕을 두지 않고 채널을 스위칭할 수 있으며, 전자 이동도에서 자유로운 트랜지스터 및 그 동작 방법을 제공한다.
본 발명의 실시예에 따른 트랜지스터는, 기판과; 상기 기판 상에 형성되는 채널 형성층과; 전기화학적 비활성 금속을 포함하도록 형성되는 게이트와; 상기 채널 형성층과 게이트 사이에 상기 게이트와 스택 구조를 이루도록 형성되는 고체 전해질층과; 전기화학적 활성 금속을 포함하도록 형성되며, 상기 활성 금속의 산화환원 반응을 이용하여 채널 스위칭이 가능한 활성 금속층과; 상기 활성 금속층에 전기적으로 연결되는 소스 및 드레인;을 포함한다.
상기 활성 금속층은, 채널 영역에 대응하는 제1부분과; 상기 소스 및 드레인에 컨택되게 상기 채널 형성층 상에 형성되는 제2부분;을 포함하며, 상기 제1부분의 활성 금속이 상기 게이트에 인가되는 게이트 전압에 따라 상기 고체 전해질층을 통하여 확산에 의해 이동되며, 게이트-온 시에 상기 제1부분이 상기 채널 형성층과 상기 고체 전해질층 사이의 채널 영역에 위치하여 금속 채널을 형성할 수 있다.
상기 활성 금속층은, Cu, Ag, Zn, Ni 중 적어도 어느 하나를 포함하는 활성 금속으로 이루어질 수 있다.
상기 게이트는, W, Pt, Au, Ni 중 적어도 어느 하나를 포함하는 비활성 금속으로 이루어질 수 있다.
상기 고체 전해질층은, 칼코젠나이드 물질, 활성 금속이 도핑된 칼코젠나이드 물질, 고체 전해질 특성을 가지는 산화물 중 어느 하나를 포함할 수 있다.
상기 칼코젠나이드 물질은 GeTe, SbTe, GeSbTe, GeS, GeSe을 포함하는 그룹 중에서 선택된 적어도 어느 하나일 수 있다.
상기 칼코젠나이드 물질에 도핑되는 활성 금속은, Cu, Ag, Zn, Ni 중 적어도 어느 하나일 수 있다.
상기 산화물은 WO3, SiO2 중 어느 하나일 수 있다.
상기 채널 형성층은, 전류 통로가 형성되지 않도록 얇은 두께로 형성되며, 게이트-온 시 확산되는 활성 금속을 채널 영역으로 안착시키는 금속으로 작용할 수 있다.
상기 채널 형성층은 1nm나 그 이하의 두께로 형성될 수 있다.
상기 채널 형성층은, 상기 활성 금속층을 이루는 활성 금속에 비해 산화력이 떨어지는 비활성 금속을 포함할 수 있다.
상기 채널 형성층은, Ti, W를 포함할 수 있다.
상기 채널 형성층은, 상기 기판 상면과 상기 활성 금속층 사이의 접착제 역할을 할 수 있다.
상기 기판은 절연성 기판으로, 무기물 기판, 유기 폴리머 기판, 글래스 기판, 전기적 절연성을 가지는 플렉시블 기판, 도핑되지 않은 실리콘 기판 중 어느 하나를 포함할 수 있다.
상기 기판은 절연물질층을 포함하며, 상기 절연물질층은, SiO2, Al2O3 중 어느 하나로 이루어질 수 있다.
상기 활성 금속층은 구리(Cu)를 포함하며, 상기 고체 전해질층은 칼코젠나이드 물질을 포함하며, 상기 게이트는 텅스텐(W)을 포함하며, 상기 채널 형성층은 Ti를 포함할 수 있다.
상기 활성 금속층, 게이트, 고체 전해질층 중 적어도 어느 하나는 PVD, CVD, ALD 중 어느 한 방법에 의해 형성될 수 있다.
본 발명의 실시예에 따른 트랜지스터를 구동하는 방법에 있어서, 게이트-온 동작시, 상기 활성 금속층의 상기 채널 영역에 대응하는 제1부분은 상기 채널 형성층과 고체 전해질층 사이에 위치하고, 게이트-오프 동작시, 상기 제1부분은 상기 고체 전해질층과 게이트 사이에 위치하도록, 상기 게이트에 인가되는 게이트 전압에 따라, 상기 활성 금속층의 제1부분의 활성 금속이 확산에 의해 이동되며, 상기 게이트에 포지티브 전압 인가시 게이트-온 상태가 되며, 상기 게이트에 네거티브 전압 인가시 게이트-오프 상태가 될 수 있다.
상기한 바와 같은 본 발명의 실시예들에 따른 트랜지스터에 의하면, 금속 채널을 이용하므로, 전자 이동도에서 자유로우며, 전자에 바탕을 두지 않고 채널을 스위칭할 수 있다.
또한, 에피 공정을 이용하지 않으므로, 트랜지스터를 저가로 제조하는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 개략적으로 보여주는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터를 개략적으로 보여주는 단면도이다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 트랜지스터의 동작 원리를 보여준다.
도 4는 본 발명의 실시예에 따른 트랜지스터의 게이트 전압 인가에 따른 온-오프 특성을 보여주는 그래프이다.
도 5는 본 발명의 실시예에 따른 트랜지스터의 게이트 온,오프 반복성을 보여주는 그래프이다.
도 6은 본 발명의 실시예에 따른 비휘발성 스위칭 메모리 특성을 보여준다.
이하, 첨부된 도면들을 참조하면서, 본 발명의 실시예에 따른 트랜지스터 및 그 동작 방법을 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 나타내며, 도면상에서 각 구성요소의 크기나 두께 등은 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에서 "상부"나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 트랜지스터(10)를 개략적으로 보여주는 단면도이다. 도 1의 트랜지스터(10)는 초기에 활성 금속층(30)의 채널 영역에 대응하는 제1부분(35)이 채널 형성층(20) 상에 위치하도록 형성되어, 노멀리-온(normally-on) 트랜지스터(10)로서 마련된 예를 보여준다.
도 1을 참조하면, 트랜지스터(10)는, 기판(1)과, 상기 기판(1) 상에 형성되는 채널 형성층(20)과, 전기화학적 비활성 금속(Electrochemically indifferent metal)을 포함하도록 형성되는 게이트(50)와, 상기 채널 형성층(20)과 게이트(50) 사이에 상기 게이트(50)와 스택 구조를 이루도록 형성되는 고체 전해질층(40)과, 전기화학적 활성 금속(Electrochemically active metal)을 포함하도록 형성되며 활성 금속의 산화환원 반응을 이용하여 채널 스위칭이 가능한 활성 금속층(30)과, 상기 활성 금속층(30)에 전기적으로 연결되는 소스(60) 및 드레인(70)을 포함한다. 상기 활성 금속층(30)은, 채널 영역에 대응하는 제1부분(35)과, 상기 소스(60) 및 드레인(70)에 컨택되게 상기 채널 형성층(20) 상에 형성되는 제2부분(31)을 포함한다.
상기 기판(1)은 금속이 아니면 어떤 종류이든 사용가능하며, 활성 금속에 비해 전도성이 떨어지면 어떤 종류이든 사용가능하다.
예를 들어, 상기 기판(1)은 절연성 기판일 수 있다. 절연성 기판은 기판 자체가 절연성 재질로 형성되거나, 반도체 제조에 사용되는 기판으로 상면에 절연물질층을 가지는 구조일 수 있다.
즉, 예를 들어, 상기 기판(1)은 무기물(inorganic) 기판, 유기 폴리머 기판, 글래스 기판, 전기적 절연성을 가지는 플렉시블 기판, 도핑되지 않은 실리콘 기판 중 어느 하나일 수 있다.
또한, 상기 기판(1)은 SOI(Silicon On Insulator) 기판과 같은 절연물질층을 가지는 기판일 수 있다. 상기 기판(1)이 상면에 절연물질층을 구비하는 구조인 경우, 상기 절연물질층은 무기물질 예컨대, SiO2, Al2O3 이나, 유기 폴리머 등으로 이루어질 수 있다.
상기 채널 형성층(20)은 기판(1) 상에 형성된다. 상기 채널 형성층(20)은 게이트-오프시에는 오프 상태를 유지할 수 있도록 하면서, 게이트-온 시 확산되는 활성 금속을 채널 영역으로 안착시키는 금속으로 작용하도록 마련될 수 있다.
이를 위하여, 상기 채널 형성층(20)은, 전류가 흐르는 통로가 형성되지 않을 정도로 얇은 두께로 형성될 수 있다. 상기 채널 형성층(20)은, 예를 들어 약 1 nm나 그 이하의 두께로 형성될 수 있다. 이와 같이 채널 형성층(20)을 약 1nm 두께나 그 이하의 두께로 형성하는 경우, 실제로 이 채널 형성층(20)은 박막 형태로 형성되지 않을 수 있다. 예컨대, 상기 채널 형성층(20)은 아일랜드 형태일 수 있다. 상기 채널 형성층(20)은 채널 형성층(20)을 이루는 물질이 부분적으로만 존재하는 보이드(void) 형태로 형성될 수 있다.
이 경우, 채널 형성층(20)에는 전류가 흐르는 통로가 형성되지 않으므로, 게이트-오프시 오프 상태를 유지하는 것을 가능하게 하면서, 게이트-온 시에는 고체 전해질층(40)을 통해 확산되는 활성 금속을 채널 영역으로 안착시키는 금속으로 작용할 수 있다.
즉, 게이트-오프 상태에서 게이트-온 상태로 바뀔 때, 활성 금속이 이동하려면 반대쪽에 금속이 있어야한다. 금속 재질의 채널 형성층(20)이 없는 경우, 고체 전해질층(40)을 통해 확산되는 활성 금속은 채널 영역 측부에 위치하는 금속 예컨대, 활성 금속층(30)의 제2부분(31)쪽으로 이동할 수 있다. 하지만, 채널 형성층(20)이 존재하는 경우, 활성 금속은, 채널 형성층(20) 쪽으로 이동하게 되어 채널 영역에 모아지고, 이 채널 영역에서 금속 채널을 형성할 수 있다.
상기 채널 형성층(20)은, 전기화학적 비활성 금속 예컨대, 상기 활성 금속층(30)을 이루는 활성 금속에 비해 산화력이 떨어지는 전기화학적 비활성 금속을 포함하도록 형성될 수 있다. 상기 채널 형성층(20)은, 상기 활성 금속층(30)을 이루는 활성 금속이 채널영역으로 환원되어 금속 채널을 형성할 때 영향을 받지 않는 불활성 금속 물질이면, 어떤 종류의 금속이든 사용할 수 있다. 예를 들어, 상기 채널 형성층(20)은 Ti나 W 등으로 형성될 수 있다.
한편, 예를 들어, 상기 기판(1) 상면에 SiO2층으로 된 절연 물질층이 위치하고, 상기 활성 금속층(30)이 구리(Cu)층으로 이루어진 경우, SiO2와 구리 사이는 접착력이 좋지 않을 수 있다. 그런데, 채널 형성층(20)이 Ti층으로 형성되는 경우, 이 Ti층은 SiO2층과 구리층 사이에 접착제 역할을 할 수 있다. 이와 같이, 채널 형성층(20)을 적용함으로써, 기판(1) 상에 채널 형성층(20)을 사이에 두고 활성 금속층(30)을 형성하는 것이 가능하게 된다.
상기와 같이, 채널 형성층(20)은 전기화학적 불활성 금속을 포함하는 물질로 전류 통로를 형성하지 않을 정도의 얇은 두께로 형성될 수 있다. 이와 같이 형성된 채널 형성층(20)은, 게이트-오프시 트랜지스터(10)의 오프 상태를 유지하는 것을 가능하게 하면서, 게이트-온 시 확산되는 활성 금속을 채널 영역으로 안착시켜 금속 채널이 형성되도록 하는 역할을 할 수 있다. 또한, 상기 채널 형성층(20)은 상기 기판(1)과 활성 금속층(30) 사이의 접착제 역할을 할 수 있다.
상기 활성 금속층(30)은, 전기화학적 활성 금속을 포함하여 형성되며, 활성 금속의 산화 환원 반응을 이용하여 채널 스위칭이 가능하도록 마련된다.
상기 활성 금속층(30)은 Cu, Ag, Zn, Ni 중 적어도 어느 하나의 활성 금속을 포함하도록 형성될 수 있다.
전술한 바와 같이, 상기 활성 금속층(30)은, 채널 영역에 대응하는 제1부분(35)과 그 외의 제2부분(31)을 포함할 수 있다. 이때, 상기 제1부분(35)은 상기 게이트(50)에 인가되는 게이트 전압에 따라 상기 고체 전해질층(40)을 통하여 활성 금속의 확산이 이루어지는 부분이고, 제2부분(31)은 채널 형성층(20) 상에 고정되어 있는 부분일 수 있다.
즉, 상기 활성 금속층(30)은, 게이트-온(Gate-On)시에만, 상기 제1부분(35)이 상기 채널 형성층(20)과 고체 전해질층(40) 사이에 위치하여 금속 채널을 형성하며, 게이트-오프시에는 금속 채널을 형성하지 않도록, 적어도 채널 영역에 대응하는 제1부분(35)의 활성 금속이 게이트(50)에 인가되는 전압에 따라 확산에 의해 이동하도록 마련될 수 있다. 이와 같이, 활성 금속층(30)의 제1부분(35) 및 제2부분(31)은 채널 형성층(20) 상에 형성되며, 인가되는 게이트 전압에 따라 금속 자체가 채널 스위치로 사용될 수 있다.
도 1에서와 같이, 제조시 활성 금속층(30) 전체 즉, 제1부분(35)과 제2부분(31)이 모두 채널 형성층(20) 상에 위치하는 경우, 트랜지스터(10)는 초기에 금속 채널이 형성되는 노멀리-온(normally-on) 트랜지스터일 수 있다.
즉, 활성 금속층(30)은 제조 초기에 전체가 채널 형성층(20) 상에 위치하도록 형성될 수 있으며, 후술하는 도 3a 및 도 3b의 동작 상태도에서 알 수 있는 바와 같이, 활성 금속의 전기 화학적 산화 환원 반응(electrochemical reduction oxidation reaction)을 이용하여, 게이트-온 시에는 제1부분(35)이 채널 영역에 위치되어 금속 채널을 형성하며, 게이트-오프 시에는 제1부분(35)의 활성 금속이 확산에 의해 이동되어 채널을 형성하지 않도록 동작될 수 있다. 후술하는 도 3b에서는, 게이트-오프시 제1부분(35)이 고체 전해질층(40)과 게이트(50) 사이에 층을 이루도록 모아진 경우를 보여준다. 게이트-오프시 제1부분(35)을 이루는 활성 금속(실제로는 활성 금속 이온)은 고체 전해질층(40) 내에 확산된 상태로 존재할 수도 있다.
여기서, 상기 제1부분(35)은 활성 금속층(30) 중 전기 화학적 산화 환원 반응에 의해 이동되는 부분, 제2부분(31)은 활성 금속층(30) 중 전기 화학적 산화 환원 반응에 의해 이동되지 않는 부분을 의미할 수 있다. 이때, 상기 제1부분(35)과 제2부분(31)의 크기는 게이트-온, 게이트-오프 동작이 반복됨에 따라 변화될 수 있다.
상기 고체 전해질층(40)은, 고체 전해질 물질을 포함하도록 형성된다. 고체 전해질 물질은 전자에 대해서는 전도도가 낮지만 이온에 대해서는 확산 속도가 높은 물질을 말한다. 상기 고체 전해질층(40)은, 비정질 고체 전해질층(40)으로 마련될 수 있다.
고체 전해질층(40)은 인가되는 게이트 전압에 따라 활성 금속층(30)의 활성 금속 이온을 확산시키는 것으로, 칼코젠나이드 물질, 활성 금속이 도핑된 칼코젠나이드 물질, 고체 전해질 특성을 가지는 산화물 중 어느 하나를 포함하는 물질로 형성될 수 있다.
이때, 상기 칼코젠나이드 물질은 GeTe, SbTe, GeSbTe, GeS, GeSe을 포함하는 그룹 중에서 선택된 적어도 어느 하나일수 있다. 상기 칼코젠나이드 물질에 도핑되는 활성 금속은, 활성 금속층(30)을 이루는 활성 금속과 동일한 금속일 수 있다. 즉, 상기 칼코젠나이드 물질에 도핑되는 활성 금속은, Cu, Ag, Zn, Ni 중 적어도 어느 하나일 수 있다. 상기 산화물은 WO3, SiO2 중 어느 하나일 수 있다.
상기 고체 전해질층(40)은 비정질 상태로 제조하기 위해서, 저온에서 증착되거나 또는 증착과정에서 N2를 도핑할 수 있다. 이러한 N2의 도핑은 고체 전해질층(40)의 비정질화를 돕는다. 상기 고체 전해질층(40)은 원자층 증착방법(ALD)을 사용하거나, PVD, CVD 방법 등으로 증착할 수 있다. 여기서, PVD 방법은 스퍼터링, e-빔 증발법(e-beam evaporation)을 포함할 수 있다.
상기 게이트(50)는 게이트 전압을 인가하여 채널 스위칭을 하기 위한 것으로, 고체 전해질층(40) 상에 전기화학적 비활성 금속으로 형성될 수 있다. 예를 들어, 상기 게이트(50)는 W, Pt, Au, Ni 중 적어도 어느 하나의 비활성 금속을 포함하도록 형성될 수 있다.
여기서, 상기 활성 금속층(30), 고체 전해질층(40), 게이트(50)는 원자층 증착방법이나, CVD 방법 등의 저온 공정으로 증착하거나, PVD 방법 등의 상온 공정으로 증착할 수 있다. 여기서, PVD 방법은 스퍼터링, e-빔 증발법을 포함할 수 있다. 이와 같이, 상기 활성 금속층(30), 고체 전해질층(40), 게이트(50) 증착 공정시 고온 공정이 요구되는 에피(epi) 성장을 이용하지 않으므로, 본 발명의 실시예에 따른 트랜지스터(10)는 저가 공정이 가능하다.
상기 소스(60) 및 드레인(70)은, 활성 금속층(30)의 제1부분(35), 고체 전해질층(40), 게이트(50)의 스택 구조로부터 이격되게 위치되며, 게이트-온 상태에서 활성 금속층(30)과 전기적으로 연결되도록 형성될 수 있다. 도 1에서와 같이, 활성 금속층(30)이 채널 영역에 대응하는 제1부분(35)에 더하여 제2부분(31)을 포함하는 구조인 경우, 상기 소스(60) 및 드레인(70)은 활성 금속층(30)의 제2부분(31)에 컨택되게 형성될 수 있다.
도 1에서와 같은 노멀리-온 트랜지스터(10)에서, 게이트-온, 게이트-오프 동작시 제1부분(35)의 위치는 도 3a 및 도 3b를 참조로 후술하는 바와 같이 변화될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터(100)를 개략적으로 보인 단면도이다. 도 2의 트랜지스터(100)는 제조 초기에 활성 금속층(30)의 채널 영역에 대응하는 제1부분(35)이 고체 전해질층(40)과 게이트(50) 사이에 위치하도록 형성되어, 노멀리-오프(normally-off) 트랜지스터(100)로서 마련된 예를 보여준다. 도 2의 트랜지스터(100)는 도 1과 비교할 때, 제1부분(35)의 위치 차이를 제외하고 나머지 구성을 실질적으로 동일 할 수 있다. 그러므로, 도 2에서와 실질적으로 동일한 구성은 동일 참조부호로 표기하고 반복적인 설명은 생략한다.
도 2를 참조하면, 트랜지스터(100)는, 기판(1)과, 상기 기판(1) 상에 형성되는 채널 형성층(20)과, 전기화학적 비활성 금속(Electrochemically indifferent metal)을 포함하도록 형성되는 게이트(50)와, 상기 채널 형성층(20)과 게이트(50) 사이에 상기 게이트(50)와 스택 구조를 이루도록 형성되는 고체 전해질층(40)과, 전기화학적 활성 금속(Electrochemically active metal)을 포함하도록 형성되며 활성 금속의 산화환원 반응을 이용하여 채널 스위칭이 가능한 활성 금속층(30)과, 상기 활성 금속층(30)에 전기적으로 연결되는 소스(60) 및 드레인(70)을 포함한다. 상기 활성 금속층(30)은, 채널 영역에 대응하는 제1부분(35)과, 상기 소스(60) 및 드레인(70)에 컨택되게 상기 채널 형성층(20) 상에 형성되는 제2부분(31)을 포함한다.
상기 활성 금속층(30)은, 채널 영역에 대응하는 제1부분(35)과 그 외의 제2부분(31)을 포함할 수 있으며, 이때, 상기 제1부분(35)은 상기 게이트(50)에 인가되는 게이트 전압에 따라 상기 고체 전해질층(40)을 통하여 활성 금속의 확산이 이루어지는 부분이고, 제2부분(31)은 채널 형성층(20) 상에 고정되어 있는 부분이다.
여기서, 상기 제1부분(35)은 활성 금속층(30) 중 전기 화학적 산화 환원 반응에 의해 이동되는 부분, 제2부분(31)은 활성 금속층(30) 중 전기 화학적 산화 환원 반응에 의해 이동되지 않는 부분을 의미할 수 있다. 이때, 상기 제1부분(35) 및 제2부분(31)의 크기는 게이트-온, 게이트-오프 동작이 반복됨에 따라 변화될 수 있다.
도 2에서와 같이, 제조시 활성 금속층(30)의 제1부분(35)은 고체 전해질층(40)과 게이트(50) 사이에 위치하고, 제2부분(31)만이 채널 형성층(20) 상에 위치하도록 형성되는 경우, 트랜지스터(100)는 초기에 금속 채널이 형성되어 있지 않으므로 노멀리-오프(normally-off) 트랜지스터일 수 있다.
본 실시예의 트랜지스터(100)의 경우에도, 상기 활성 금속층(30)은, 게이트-온(Gate-On)시에는, 상기 제1부분(35)이 상기 채널 형성층(20)과 고체 전해질층(40) 사이에 위치하여 금속 채널을 형성하며, 게이트-오프시에는 금속 채널을 형성하지 않도록, 제1부분(35)의 활성 금속이 게이트(50)에 인가되는 전압에 따라 확산에 의해 이동한다. 그러므로, 본의 실시예의 트랜지스터(100)의 경우에도 도 1을 참조로 설명한 노멀리-온 트랜지스터(10)와 마찬가지로, 인가되는 게이트 전압에 따라 금속 자체가 채널 스위치로 사용될 수 있다.
즉, 활성 금속의 전기 화학적 산화 환원 반응(electrochemical reduction oxidation reaction)을 이용하여, 게이트-온 시에는 제1부분(35)의 활성 금속이 확산에 의해 이동되어 금속 채널을 형성하며, 게이트-오프 시에는 제1부분(35)이 고체 전해질층(40)과 게이트(50) 사이에 위치하여 채널을 형성하지 않도록 동작될 수 있다. 도 2에서는 제조 초기에 제1부분(35)이 고체 전해질층(40)과 게이트(50) 사이에 층을 이루도록 형성된 경우를 보여준다. 트랜지스터(100)에서는 게이트-온, 게이트-오프 동작이 반복적으로 이루어지는데, 게이트-오프시 제1부분(35)은 고체 전해질층(40)과 게이트(50) 사이에 층을 이루도록 모아지거나, 제1부분(35)을 이루는 활성 금속(실제로는 활성 금속 이온)이 고체 전해질층(40) 내에 확산된 상태로 존재할 수도 있다.
도 2에 도시된 노멀리-오프 트랜지스터(100)에 있어서, 게이트-온, 게이트-오프 동작시 제1부분(35)의 위치는 도 3a 및 도 3b를 참조로 아래에서 설명한 바와 같이 변화될 수 있다.
도 3a 및 도 3b는 도 1 및 도 2를 참조로 설명한 본 발명의 실시예들에 따른 트랜지스터(10)(100)의 동작 원리를 보여준다. 도 3a는 본 발명의 실시예들에 따른 트랜지스터(10)(100)의 금속 채널이 형성된 게이트-온 상태를 보여준다. 도 3b는 본 발명의 실시예들에 따른 트랜지스터(10)(100)의 금속 채널이 없어진 게이트-오프 상태를 보여준다.
도 3a에서와 같이 활성 금속층(30)의 제1부분(35)이 채널영역에 위치하여 트랜지스터(10)(100)에 금속 채널이 형성된 상태를 고려해보자. 이 상태의 트랜지스터(10)(100)의 게이트(50)에 음의 게이트 전압을 인가하면, 채널 형성층(20) 상에 위치된 활성 금속층(30)의 제1부분(35)에 있는 활성 금속은 산화되어 이온 형태로 고체 전해질층(40)을 통하여 확산되면서 이동되고, 고체 전해질층(40)과 게이트(50) 사이의 계면에서 환원되어 층을 형성하게 된다. 이에 따라 채널 형성층(20) 상에 있던 활성 금속층(30)의 제1부분(35)은 고체 전해질층(40)과 게이트(50) 사이로 위치가 변경될 수 있다. 이 경우에는 트랜지스터(10)(100)에 채널이 형성되지 않으므로, 트랜지스터(10)(100)는 게이트-오프 상태가 된다. 여기서, 게이트-오프시 활성 금속 이온의 적어도 일부는 고체 전해질층(40) 내에 확산된 상태로 존재할 수도 있다.
도 3b에서와 같이 활성 금속층(30)의 제1부분(35)이 고체 전해질층(40)과 게이트(50) 사이에 위치되는 상태의 트랜지스터(10)(100)의 게이트(50)에 양의 게이트 전압을 인가하면, 고체 전해질층(40)과 게이트(50) 사이의 활성 금속층(30)의 제1부분(35)에 있는 활성 금속이 산화되어 이온 형태로 고체 전해질층(40)을 통하여 확산되면서 이동되고, 도 3a에서와 같이 고체 전해질층(40)과 채널 형성층(20) 사이의 계면에서 환원되어 채널 영역에 금속 채널을 형성하게 된다.
이때, 상기 채널 형성층(20)의 존재에 의해, 게이트-온 시 확산되는 활성 금속 이온은 환원되면서 채널 영역으로 안착되어 금속 채널이 형성될 수 있다.
예를 들어, 활성 금속층(30)이 구리(Cu)로 이루어지고, 고체 전해질층(40)이 GeTe로 이루어지고, 게이트(50)가 텅스텐(W)으로 형성된 경우를 고려해보자.
이 경우, 게이트(50)에 음의 게이트 전압이 인가되면, GeTe 아래에서 구리(Cu)는 산화되어 구리 이온(Cu2+)으로 바뀌고 GeTe로 이루어진 고체 전해질층(40)을 통하여 텅스텐(W)으로 이루어진 게이트(50) 쪽으로 확산된다. 확산되는 구리 이온(Cu2+)이 텅스텐(W)을 만나게 되면, 환원되면서 다시 금속성 구리로 바뀌게 된다. 이에 따라, 고체 전해질층(40)과 게이트(50) 사이의 계면에 구리로 된 층 즉, 활성 금속층(30)의 제1부분(35)이 형성되게 되며, 트랜지스터(10)(100)에는 채널이 형성되지 않으므로, 트랜지스터(10)(100)는 게이트-오프 상태가 된다.
게이트(50)에 양의 게이트 전압이 인가되면, 텅스텐(W) 아래에서 구리(Cu)는 산화되어 구리 이온(Cu2+)으로 바뀌고 GeTe로 이루어진 고체 전해질층(40)을 통하여 채널 형성층(20) 쪽으로 확산된다. 확산되는 구리 이온(Cu2+)이 채널 형성층(20)을 이루는 금속 물질 예컨대, Ti를 만나게 되면, 환원되면서 다시 금속성 구리로 바뀌게 된다. 이에 따라, 채널 형성층(20)과 고체 전해질층(40) 사이의 계면에 구리로 된 층 즉, 활성 금속층(30)의 제1부분(35)이이 형성되게 되며, 트랜지스터(10)(100)에는 금속 채널이 형성되므로, 트랜지스터(10)(100)는 게이트-온 상태가 된다.
게이트(50)에 인가되는 전압에 따라, 활성 금속층(30)의 제1부분(35)은 게이트-온 시에는 채널 형성층(20)과 고체 전해질층(40) 사이의 채널 영역에 위치하고, 게이트-오프시에는 고체 전해질층(40)과 게이트(50) 사이에 위치하는 등 제1부분(35)의 위치가 이동되면서 채널 스위칭이 이루어지게 된다.
도 4는 도 1 내지 도 3b를 참조로 설명한 본 발명의 실시예에 따른 트랜지스터의 게이트 전압 인가에 따른 온-오프 특성을 보여주는 그래프이다.
도 4에서, V1은 게이트(50)를 나타내는 것으로, 게이트(50)는 Floating 상태로 인가 전압이 가변된다. V2는 소스(60)에 인가되는 전압을 나타내는 것으로, 고정 전압 예컨대, 약 1V의 전압이 인가된다. V3는 드레인(70)을 나타내는 것으로, 드레인(70)은 접지(ground)된다.
도 4의 그래프에서 알 수 있는 바와 같이, 게이트(50)에 양의 게이트 전압이 인가되면, 트랜지스터에 전류가 흐르게 되어, 게이트-온 상태가 된다. 게이트(50)에 음의 게이트 전압이 인가되면, 트랜지스터에는 전류가 흐르지 않으며, 게이트-오프 상태가 된다.
도 5는 도 1 내지 도 3b를 참조로 설명한 본 발명의 실시예에 따른 트랜지스터의 게이트 온,오프 반복성을 보여주는 그래프이다.
도 5에서 알 수 있는 바와 같이, 본 발명의 실시예에 따른 트랜지스터에 따르면, 게이트(50) 온, 오프 동작을 수십회 이상 반복하여도 게이트-온, 게이트-오프 동작이 제대로 이루어질 수 있다.
도 4 및 도 5로부터 본 발명의 실시예에 따른 트랜지스터는, 트랜지스터로서 제대로 동작함을 알 수 있다.
도 6은 도 1의 구조에서 얻을 수 있는 스위칭 메모리 특성을 보여준다. 도 4 및 도 5의 결과가 도 1의 구조를 이용한 3-단자(terminal) 소자의 트랜지스터 특성이하면, 도 6의 경우, 소스와 게이트 전극만을 이용한 2-단자(terminal) 소자의 비휘발성 스위칭 메모리 특성을 나타낸다.
도 6에 도시된 본 발명의 실시예에 따른 트랜지스터의 전류-전압 특성을 살펴보면, 양의 전압 영역과 음의 전압 영역에서 모두 스위칭 특성이 나타나는 것을 볼 수 있다. 즉, 본 발명의 실시예에 따른 트랜지스터는 트랜지스터로서의 특성뿐만 아니라, 메모리 특성도 가짐을 알 수 있다.
본 발명의 실시예에 따른 트랜지스터가 메모리로서 동작할 때는, 게이트-온 상태에서 이루어진다. 즉, 활성 금속층(30)의 제1부분(35)의 금속 채널을 형성하도록 채널 영역에 위치된 상태에서 메모리로서 동작될 수 있다.
도 6에서 제1 그래프(G1)는 고체 전해질층(40)의 저항이 크며, 전류는 낮게 나타나는 경우이다. 제1 그래프(G1)를 따라서 활성 금속층(30)에 양전압을 증가시키면, 소정의 문턱전압인 세트전압(Vset) 이상에서 활성 금속층(30)으로부터 활성 금속 이온 예컨대, 구리 이온이 고체 전해질층(40)으로 이동하여 고체 전해질층(40)에 전류경로가 생성된다. 이 때 고체 전해질층(40)은 저항이 감소하면서 전류는 높게 나타나며 본 발명의 실시예에 따른 트랜지스터의 전압-전류특성은 제2 그래프(G2)를 따른다(저저항 상태).
한편, 활성 금속층(30)에 소정의 문턱전압, 예컨대 리세트 전압 미만(절대값 기준)을 인가하면, 고체 전해질층(40)의 저항은 감소된 상태에서 유지되며 전류-전압특성은 제3 그래프(G3)를 따른다. 이어서, 활성 금속층(30)에 리세트 전압(Vreset)을 인가하면, 고체 전해질층(40)으로부터 활성 금속 이온 예컨대, Cu 이온은 활성 금속층(30)으로 이동되면서 고체 전해질층(40)은 고저항 상태로 되돌아온다. 따라서, 그 전류-전압특성은 제4 그래프(G4)를 따른다. 여기서, G2 및 G3는 저저항 상태를 나타내고, G1 및 G4는 고저항 상태를 나타낸다.
도 4 및 도 5에 더하여, 도 6의 결과로부터 본 발명의 실시예에 따른 트랜지스터는 트랜지스터 특성을 가질 뿐만 아니라, 메모리로서 동작할 수 있음을 알 수 있다. 즉, 본 발명의 실시예에 따른 트랜지스터에 의하면, 하나의 디바이스 구조에서 메모리 특성과 트랜지스터 특성을 모두 가질 수 있다.
상기한 바와 같은 본 발명의 실시예들에 따른 트랜지스터에 의하면, 금속 채널을 이용하므로, 전자 이동도에서 자유로우며, 전자에 바탕을 두지 않고 채널을 스위칭할 수 있다.
또한, 에피 공정을 이용하지 않으므로, 트랜지스터를 저가로 제조하는 것이 가능하다.
또한, 하나의 트랜지스터에서 트랜지스터 특성과 메모리 특성을 모두 구현할 수 있으므로, 이를 메모리 소자에 적용시, 집적도를 크게 높일 수 있다.
1...기판 10,100...트랜지스터
20...채널 형성층 30...활성 금속층
31...제2부분 35...제1부분
40...고체 전해질층 50...게이트
60...소스 70...드레인

Claims (20)

  1. 기판과;
    상기 기판 상에 형성되는 채널 형성층과;
    전기화학적 비활성 금속을 포함하도록 형성되는 게이트와;
    상기 채널 형성층과 게이트 사이에 상기 게이트와 스택 구조를 이루도록 형성되는 고체 전해질층과;
    전기화학적 활성 금속을 포함하도록 형성되며, 상기 활성 금속의 산화환원 반응을 이용하여 채널 스위칭이 가능한 활성 금속층과;
    상기 활성 금속층에 전기적으로 연결되는 소스 및 드레인;을 포함하는 트랜지스터.
  2. 제1항에 있어서, 상기 활성 금속층은,
    채널 영역에 대응하는 제1부분과;
    상기 소스 및 드레인에 컨택되게 상기 채널 형성층 상에 형성되는 제2부분;을 포함하며,
    상기 제1부분의 활성 금속이 상기 게이트에 인가되는 게이트 전압에 따라 상기 고체 전해질층을 통하여 확산에 의해 이동되며, 게이트-온 시에 상기 제1부분이 상기 채널 형성층과 상기 고체 전해질층 사이의 채널 영역에 위치하여 금속 채널을 형성하도록 된 트랜지스터.
  3. 제2항에 있어서, 상기 활성 금속층은, Cu, Ag, Zn, Ni 중 적어도 어느 하나를 포함하는 활성 금속으로 이루어진 트랜지스터.
  4. 제1항에 있어서, 상기 활성 금속층은, Cu, Ag, Zn, Ni 중 적어도 어느 하나를 포함하는 활성 금속으로 이루어진 트랜지스터.
  5. 제1항에 있어서, 상기 게이트는, W, Pt, Au, Ni 중 적어도 어느 하나를 포함하는 비활성 금속으로 이루어진 트랜지스터.
  6. 제1항에 있어서, 상기 고체 전해질층은, 칼코젠나이드 물질, 활성 금속이 도핑된 칼코젠나이드 물질, 고체 전해질 특성을 가지는 산화물 중 어느 하나를 포함하는 트랜지스터.
  7. 제6항에 있어서, 상기 칼코젠나이드 물질은 GeTe, SbTe, GeSbTe, GeS, GeSe을 포함하는 그룹 중에서 선택된 적어도 어느 하나인 트랜지스터.
  8. 제6항에 있어서, 상기 칼코젠나이드 물질에 도핑되는 활성 금속은, Cu, Ag, Zn, Ni 중 적어도 어느 하나인 트랜지스터.
  9. 제6항에 있어서, 상기 산화물은 WO3, SiO2 중 어느 하나인 트랜지스터.
  10. 제1항에 있어서, 상기 채널 형성층은, 전류 통로가 형성되지 않도록 얇은 두께로 형성되며,
    게이트-온 시 확산되는 활성 금속을 채널 영역으로 안착시키는 금속으로 작용하는 트랜지스터.
  11. 제10항에 있어서, 상기 채널 형성층은 1nm나 그 이하의 두께로 형성되는 트랜지스터.
  12. 제10항에 있어서, 상기 채널 형성층은, 상기 활성 금속층을 이루는 활성 금속에 비해 산화력이 떨어지는 비활성 금속을 포함하는 트랜지스터.
  13. 제12항에 있어서, 상기 채널 형성층은, Ti, W를 포함하는 트랜지스터.
  14. 제1항에 있어서, 상기 채널 형성층은, 상기 기판 상면과 상기 활성 금속층 사이의 접착제 역할을 하는 트랜지스터.
  15. 제14항에 있어서, 상기 채널 형성층은, Ti, W를 포함하는 트랜지스터.
  16. 제1항에 있어서, 상기 기판은 절연성 기판으로,
    무기물 기판, 유기 폴리머 기판, 글래스 기판, 전기적 절연성을 가지는 플렉시블 기판, 도핑되지 않은 실리콘 기판 중 어느 하나를 포함하는 트랜지스터.
  17. 제1항에 있어서, 상기 기판은 절연물질층을 포함하며,
    상기 절연물질층은, SiO2, Al2O3 중 어느 하나로 이루어진 트랜지스터.
  18. 제1항에 있어서, 상기 활성 금속층은 구리(Cu)를 포함하며,
    상기 고체 전해질층은 칼코젠나이드 물질을 포함하며,
    상기 게이트는 텅스텐(W)을 포함하며,
    상기 채널 형성층은 Ti를 포함하는 트랜지스터.
  19. 제1항에 있어서, 상기 활성 금속층, 게이트, 고체 전해질층 중 적어도 어느 하나는 PVD, CVD, ALD 중 어느 한 방법에 의해 형성되는 트랜지스터.
  20. 청구항 1항 내지 19항 중 어느 한 항의 트랜지스터를 구동하는 방법에 있어서,
    게이트-온 동작시, 상기 활성 금속층의 상기 채널 영역에 대응하는 제1부분은 상기 채널 형성층과 고체 전해질층 사이에 위치하고, 게이트-오프 동작시, 상기 제1부분은 상기 고체 전해질층과 게이트 사이에 위치하도록,
    상기 게이트에 인가되는 게이트 전압에 따라, 상기 활성 금속층의 제1부분의 활성 금속이 확산에 의해 이동되며,
    상기 게이트에 포지티브 전압 인가시 게이트-온 상태가 되며, 상기 게이트에 네거티브 전압 인가시 게이트-오프 상태가 되는 트랜지스터 동작 방법.
KR1020130126704A 2013-10-23 2013-10-23 트랜지스터 및 그 동작 방법 KR102216538B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130126704A KR102216538B1 (ko) 2013-10-23 2013-10-23 트랜지스터 및 그 동작 방법
US14/521,868 US9299783B2 (en) 2013-10-23 2014-10-23 Transistor and method of operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126704A KR102216538B1 (ko) 2013-10-23 2013-10-23 트랜지스터 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20150047668A true KR20150047668A (ko) 2015-05-06
KR102216538B1 KR102216538B1 (ko) 2021-02-18

Family

ID=52825652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126704A KR102216538B1 (ko) 2013-10-23 2013-10-23 트랜지스터 및 그 동작 방법

Country Status (2)

Country Link
US (1) US9299783B2 (ko)
KR (1) KR102216538B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020223032A1 (en) * 2019-05-02 2020-11-05 Micron Technology, Inc. Semiconductor devices comprising transistors comprising an electrolyte, electronic systems, and related methods

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102664380B1 (ko) 2016-06-28 2024-05-08 삼성전자주식회사 리튬전지 및 그 제조방법
CN109950319B (zh) * 2019-03-04 2020-07-14 华东师范大学 一种真空计及其工作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080038045A (ko) * 2006-10-27 2008-05-02 키몬다 아게 반도체 트랜지스터, 메모리 셀, 정보 저장 방법 및 메모리셀 저장 방법
KR20120004526A (ko) * 2009-04-17 2012-01-12 가부시키가이샤 브리지스톤 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
KR20130034587A (ko) * 2011-09-28 2013-04-05 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442445A (en) * 1981-11-23 1984-04-10 The United States Of America As Represented By The Secretary Of The Army Planar doped barrier gate field effect transistor
KR100682939B1 (ko) 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
KR100902504B1 (ko) 2006-10-16 2009-06-15 삼성전자주식회사 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법
WO2008088599A2 (en) 2006-10-19 2008-07-24 Boise State University Forced ion migration for chalcogenide phase change memory device
WO2009013754A1 (en) * 2007-07-24 2009-01-29 Technion Research And Development Foundation Ltd. Chemically sensitive field effect transistors and use thereof in electronic nose devices
WO2009038809A1 (en) * 2007-09-20 2009-03-26 International Rectifier Corporation Enhancement mode iii-nitride semiconductor device with reduced electric field between the gate and the drain
CN101848970B (zh) 2007-11-06 2014-04-02 日本化药株式会社 蒽吡啶酮化合物或其盐、洋红油墨组合物及着色体
US9466719B2 (en) * 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9111868B2 (en) * 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US20140061658A1 (en) * 2012-09-04 2014-03-06 Richtek Technology Corporation High Electron Mobility Transistor and Manufacturing Method Thereof
KR101946454B1 (ko) * 2012-09-18 2019-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조 방법
KR20140066015A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
US9755024B2 (en) * 2013-01-24 2017-09-05 Wisconsin Alumni Research Foundation Functionalized ZnO or ZnO alloy films exhibiting high electron mobility

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080038045A (ko) * 2006-10-27 2008-05-02 키몬다 아게 반도체 트랜지스터, 메모리 셀, 정보 저장 방법 및 메모리셀 저장 방법
KR20120004526A (ko) * 2009-04-17 2012-01-12 가부시키가이샤 브리지스톤 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
KR20130034587A (ko) * 2011-09-28 2013-04-05 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020223032A1 (en) * 2019-05-02 2020-11-05 Micron Technology, Inc. Semiconductor devices comprising transistors comprising an electrolyte, electronic systems, and related methods
US11257962B2 (en) 2019-05-02 2022-02-22 Micron Technology, Inc. Transistors comprising an electrolyte, semiconductor devices, electronic systems, and related methods

Also Published As

Publication number Publication date
KR102216538B1 (ko) 2021-02-18
US20150109048A1 (en) 2015-04-23
US9299783B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
US9356236B2 (en) Variable resistive memory device and method of fabricating the same and method of driving the same
US7915603B2 (en) Modifiable gate stack memory element
CN103168372B (zh) 具有电阻开关层的存储单元的组合
US20060255392A1 (en) Transistor including metal-insulator transition material and method of manufacturing the same
US9040948B2 (en) Nanoscale switching device
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
US20140124728A1 (en) Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
US8351243B2 (en) Transistor driven 3D memory
TWI612701B (zh) 導電橋接式隨機存取記憶體及其製造方法
US20140097398A1 (en) Memristive devices and memristors with ribbon-like junctions and methods for fabricating the same
KR101919148B1 (ko) 소자 특성 조절형 전계 효과 박막 트랜지스터 및 그 제조 방법
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
US8487289B2 (en) Electrically actuated device
KR20210095459A (ko) 이차원 물질로 이루어진 게이트 절연막을 포함하는 전계 효과 트랜지스터
KR102216538B1 (ko) 트랜지스터 및 그 동작 방법
US20110253966A1 (en) Ionic-modulated dopant profile control in nanoscale switching devices
CN114141863A (zh) 场效应晶体管和制造其的方法
US20060197082A1 (en) Transistor including physical property-changing layer, method of operating transistor, and method of manufacturing transistor
KR101798766B1 (ko) 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자
KR102310470B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
US11201284B2 (en) Magnesium ion based synaptic device
US11856801B2 (en) Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US9153623B1 (en) Thin film transistor steering element for a non-volatile memory device
CN116799057A (zh) 一种垂直沟道晶体管结构及制造方法
Zhang Steep-slope switching devices and their modeling

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant