KR101798766B1 - 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자 - Google Patents

가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자 Download PDF

Info

Publication number
KR101798766B1
KR101798766B1 KR1020160057446A KR20160057446A KR101798766B1 KR 101798766 B1 KR101798766 B1 KR 101798766B1 KR 1020160057446 A KR1020160057446 A KR 1020160057446A KR 20160057446 A KR20160057446 A KR 20160057446A KR 101798766 B1 KR101798766 B1 KR 101798766B1
Authority
KR
South Korea
Prior art keywords
metal oxide
electrode
threshold switching
oxide layer
switching device
Prior art date
Application number
KR1020160057446A
Other languages
English (en)
Inventor
황현상
송정환
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020160057446A priority Critical patent/KR101798766B1/ko
Application granted granted Critical
Publication of KR101798766B1 publication Critical patent/KR101798766B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H01L45/12
    • H01L45/1233
    • H01L45/1253
    • H01L45/14
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Landscapes

  • Semiconductor Memories (AREA)

Abstract

가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자를 제공한다. 본 발명에 따른 문턱 스위칭 소자는 제1 전극, 제2 전극 및 제1 전극 및 제2 전극 사이에 위치하고, 전이금속 산화물을 포함하는 금속 산화물층을 포함하되, 금속 산화물층은 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 높은 동작 전류에서도 문턱 스위칭 특성을 나타내는 것을 특징으로 한다. 본 발명에 따르면, 금속 산화물층 내에 형성된 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 약 10μA 정도의 비교적 높은 동작 전류에서도 문턱 스위칭 동작을 나타내는 문턱 스위칭 소자를 제공할 수 있다. 또한, 이러한 문턱 스위칭 소자를 집적시킨 새로운 형태의 금속 산화물 저항 변화 소자를 제공함으로써, 문턱 전압 이하 기울기의 약 6mV/dec정도로의 현저한 감소를 통하여 높은 온/오프 저항비를 가지면서도 동시에 낮은 전압을 갖는 초저전력 구동이 가능한 금속 산화물 저항 변화 소자를 구현할 수 있다.

Description

가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자{Threshold switching device having rapid subthreshold slope and Metal-oxide semiconductor resistance change device having the same}
본 발명은 저항 변화 소자에 관한 것으로, 더욱 자세하게는 문턱 스위칭 소자를 포함하는 저항 변화 소자에 관한 것이다.
현재 반도체 업계에서는 금속-산화물 반도체 전계 효과 트랜지스터(metal-oxide semiconductor field-effect transistor, MOSFET)에 있어서, 특히 반도체 소자의 크기를 감소시키는 기술 개발에 대한 연구가 지속적으로 이루어지고 있다.
그러나, 이러한 반도체 소자의 축소화는 단채널 효과를 심화시키고 누설 전류(leakage current)의 증가 및 미세 공정의 어려움 등의 문제점이 따른다. 이러한 문제점들 중 가장 근본적인 한계는 문턱 전압 이하 기울기(subthreshold swing)의 한계이다.
문턱 전압 이하 기울기란 트랜지스터의 전류를 10배 증가시키기 위하여 인가되어야 하는 게이트 전압의 증가분을 의미하며, 따라서, 작은 값을 가질수록 급격한 스위칭 동작으로 인해 저전력 구동에 유리하게 된다. 그러나, MOSFET은 동작 원리에 의하여는, 상기 문턱 전압 이하 기울기가 상온에서 60mV/dec 이하 값을 얻기가 매우 어려워 초저전력 구동이 힘든 문제점이 있다.
대한민국 등록특허공보 제10-2004-711380000호
본 발명이 해결하고자 하는 과제는 낮은 오프 전류와 높은 온/오프 비율 및 가파른 온/오프 기울기를 갖는 문턱 스위칭 소자를 제공함에 있다.
또한, 상기 문턱 스위칭 소자를 집적시킨 새로운 형태의 금속 산화물 저항 변화 소자를 제공함으로써, 상기 문턱 전압 이하 기울기의 현저한 감소를 통한 초저전력 구동이 가능하도록 하는 금속 산화물 저항 변화 소자를 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자를 제공한다. 상기 문턱 스위칭 소자는 제1 전극, 제2 전극 및 상기 제1 전극 및 제2 전극 사이에 위치하고, 전이금속 산화물을 포함하는 금속 산화물층을 포함하되, 상기 금속 산화물층은 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 높은 동작 전류에서도 문턱 스위칭 특성을 나타낼 수 있다.
상기 금속 산화물층 내에는 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 10μA 내지 1 mA의 동작 전류에서도 문턱 스위칭 특성을 나타낼 수 있다.
상기 금속 산화물층의 전이금속 산화물은 화학양론적 또는 비화학양론적인 조성비를 가지는 것일 수 있다.
상기 화학양론적 조성비를 가지는 전이금속 산화물은 Ti 산화물, Si 산화물, Al 산화물, W 산화물, Ni 산화물, Hf 산화물, Zr 산화물, Nb 산화물, V 산화물 및 Ta 산화물 중 적어도 어느 하나를 포함하는 것일 수 있다.
상기 비화학양론적 조성비를 가지는 전이금속 산화물은 TiOX (1.8<X<2), SiOX (1.8<X<2), AlOX(1.3<X<1.5), WOX(2.7<X<3), NiOX(1.8<x<2), HfOX(1.8<x<2), ZrOX(1.8<x<2), NbOX(2.2<x<2.5), VOX(2.2<x<2.5) 및 TaOX(2.2<x<2.5)을 포함할 수 있다.
상기 제1 전극을 구성하는 물질은 TiN, Pt, Ru 및 TaN 으로 이루어진 군으로부터 적어도 하나 선택된 것일 수 있다.
상기 제2 전극을 구성하는 물질로 Ag 또는 Cu을 포함할 수 있다.
상기 금속 산화물층 내에 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 형성에 의해 저저항 상태가 구현되고, 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 Ag+ 또는 Cu+ 이온화에 의해 고저항 상태가 구현되는 것을 특징으로 하는 것일 수 있다.
상기 금속 산화물층의 두께는 1nm 내지 10nm일 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자를 포함하는 금속 산화물 저항 변화 소자를 제공한다. 상기 금속 산화물 저항 변화 소자는 반도체 기판, 상기 반도체 기판 표면 상부에 위치하는 채널 영역, 상기 채널 영역을 사이에 두고 서로 이격되어 배치되는 소스 전극과 드레인 전극 및 상기 채널 영역 상부에 위치하는 게이트 전극을 포함하되, 상기 소스 전극 또는 상기 드레인 전극에 문턱 스위칭 소자가 연결되고, 상기 문턱 스위칭 소자는, 상기 소스 전극 또는 드레인 전극에 연결된 제1 전극, 제2 전극 및 상기 제1 전극 및 제2 전극 사이에 위치하고, 전이금속 산화물을 포함하는 금속 산화물층을 포함하되, 상기 금속 산화물층은 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 높은 동작 전류에서도 문턱 스위칭 특성을 나타내는 것일 수 있다.
상기 문턱 스위칭 소자는, 상기 금속 산화물 저항 변화 소자의 문턱 전압 이하 기울기(subthreshold slope) 값이 1mV/dec 내지 20mV/dec이 되도록 하는 것일 수 있다.
상기 문턱 스위칭 소자는 10μA 내지 1 mA의 동작 전류에서도 문턱 스위칭 특성을 갖는 것일 수 있다.
상기 금속 산화물층의 두께는 1nm 내지 10nm일 수 있다.
상기 금속 산화물층의 전이금속 산화물은 화학양론적 또는 비화학양론적인 조성비를 가지는 것일 수 있다.
상기 비화학양론적 조성비를 가지는 전이금속 산화물은 TiOX (1.8<X<2), SiOX (1.8<X<2), AlOX(1.3<X<1.5), WOX(2.7<X<3), NiOX(1.8<x<2), HfOX(1.8<x<2), ZrOX(1.8<x<2), NbOX(2.2<x<2.5), VOX(2.2<x<2.5) 및 TaOX(2.2<x<2.5)을 포함할 수 있다.
상기 제2 전극을 구성하는 물질로 Ag 또는 Cu을 포함할 수 있다.
본 발명에 따르면, 금속 산화물층 내에 형성된 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 약 10μA 정도의 비교적 높은 동작 전류에서도 문턱 스위칭 동작을 나타내는 문턱 스위칭 소자를 제공할 수 있다.
또한, 이러한 문턱 스위칭 소자를 집적시킨 새로운 형태의 금속 산화물 저항 변화 소자를 제공함으로써, 문턱 전압 이하 기울기의 약 6mV/dec정도로의 현저한 감소를 통하여 높은 온/오프 저항비를 가지면서도 동시에 낮은 전압을 갖는 초저전력 구동이 가능한 금속 산화물 저항 변화 소자를 구현할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 및 도 1b는 비교예 1, 비교예 1-1 및 비교예 2의 전기적 특성을 나타낸 그래프이다.
도 2a는 본 발명의 제1 실시예에 따른 트랜지스터를 나타낸 모식도이다.
도 2b는 본 발명의 제2 실시예에 따른 트랜지스터를 나타낸 모식도이다.
도 3은 도 2a의 동그라미 부분, 집적된 문턱 스위칭 소자의 구조를 나타낸 모식도이다.
도 4a 내지 도 4c는 각각 비교예 3, 제조예 1 및 제조예 1-1의 전기적 특성을 나타낸 그래프이다.
도 5a 내지 도 5c는 각각 비교예 3, 제조예 1 및 제조예 2의 문턱 전압 이하 기울기를 비교한 그래프이다.
도 6은 본 발명의 제조예 1 및 제조예 1-1의 문턱 전압 이하 기울기를 비교한 그래프이다.
도 7 및 도 8은 각각 본 발명의 제조예 3의 전기적 특성 및 문턱 전압 이하 기울기을 나타낸 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
본 명세서에서는 저항 변화 메모리의 선택 소자로 금속 산화물 전계 효과 트랜지스터를 일 예로 도시 및 설명하였으나, 본 발명에서의 저항 변화 소자는 상기 트랜지스터에 한정되지 않는다.
도 1a는 본 발명의 일 실시예에 따른 문턱 스위칭 소자를 나타낸 모식도이고, 도 1b는 상기 문턱 스위칭 소자의 금속 산화물층 내에서 이루어지는 전기화학적 반응 메커니즘을 도시한 것이다.
도 1a를 참조하면, 본 발명의 일 실시예에 따른 상기 문턱 스위칭 소자(500)는 제1 전극(501), 제2 전극(502) 및 상기 제1 전극(501) 및 제2 전극(502) 사이에 위치하는 금속 산화물층(503)을 포함할 수 있다.
상기 제1 전극(501)은 TiN, Pt, Ru 및 TaN으로 이루어진 군으로부터 선택되는 적어도 하나의 물질로 이루어질 수 있으나, 이에 한정되지는 않으며, 바람직하게는 상기 제1 전극(501)의 물질로 Pt를 사용할 수 있다. 예컨대, 상기 제1 전극(501)은 기판(미도시)상에 화학 기상 증착법, 플라즈마 기상 증착 성장법 또는 스퍼터링법을 사용하여 20nm 내지 100nm의 두께로 형성될 수 있다.
상기 제1 전극(501) 상에는 절연막(미도시)이 형성될 수 있으며, 상기 절연막(미도시) 내에 상기 제1 전극(501)의 일부 영역들을 노출시키는 홀들을 형성할 수 있다. 상기 절연막(미도시)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등일 수 있으나 이에 한정되지는 않는다.
상기 홀들을 갖는 상기 절연막(미도시) 상에 금속 산화물층(503)이 형성될 수 있다. 상기 금속 산화물층(503)은 화학양론적 또는 비화학양론적인 조성비를 가지는 전이금속 산화물일 수 있다. 예컨대, 상기 화학양론적 조성비를 가지는 전이금속 산화물은 Ti 산화물, Si 산화물, Al 산화물, W 산화물, Ni 산화물, Hf 산화물, Zr 산화물, Nb 산화물, V 산화물 및 Ta 산화물 중 적어도 어느 하나일 수 있으나, 이에 한정되지는 않는다. 구체적으로는, 상기 금속 산화물층(503)은 TiO2막일 수 있다
예를 들어, 상기 비화학양론적 조성비를 가지는 전이금속 산화물은 TiOX (1.8<X<2), SiOX (1.8<X<2), AlOX(1.3<X<1.5), WOX(2.7<X<3), NiOX(1.8<x<2), HfOX(1.8<x<2), ZrOX(1.8<x<2), NbOX(2.2<x<2.5), VOX(2.2<x<2.5) 및 TaOX(2.2<x<2.5) 중 적어도 어느 하나일 수 있으나, 이에 한정되지는 않는다.
상기 금속 산화물층(503)은 문턱 스위칭 특성을 갖는 층으로써, 즉, 문턱 전압(Vt)을 기준으로 도전체의 특성 또는 부도체의 특성을 가질 수 있다. 이때, 상기 문턱 전압(Vt)이란 상기 금속 산화물층(503)에 소정의 전압이 인가될 경우, 급격한 전류의 증가와 저항의 감소가 발생하는데, 이때 인가되는 전압을 문턱 전압(Vth)이라 지칭한다.
즉, 상기 문턱 전압 이상의 전압이 인가되는 경우, 상기 금속 산화물층(503)은 턴온되어 도전체의 특성을 가지며, 낮은 저항값을 가질 수 있다. 또한, 상기 문턱 전압 미만의 전압이 인가되는 경우, 상기 금속 산화물층(503)은 높은 저항값을 가지는 부도체의 특성을 가질 수 있다. 따라서, 양 전극 사이에 인가되는 전압에 따라 상기 금속 산화물층(503)은 턴온되거나 턴오프된다. 상기 금속 산화물층(503) 내에서 이루어지는 전기화학적 반응 메커니즘에 대하여는, 도 2b를 참조하여 보다 구체적으로 후술하기로 한다.
상기 금속 산화물층(503)을 형성하는 공정으로는 물리 기상 증착법, 화학 기상 증착법 또는 원자층 증착법을 사용하여 수행할 수 있으며, 일 예로 상기 금속 산화물층(503)은 원자층 증착법을 사용하여 형성할 수 있다.
상기 금속 산화물층의 두께는 1nm 내지 10nm일 수 있다. 예를 들어, 상기 금속 산화물층(503)의 두께는 3nm 내지 5nm일 수 있다. 구체적으로, 상기 금속 산화물층(503)의 두께는 3nm 내지 4nm일 수 있다.
상기 금속 산화물층(503) 상에는 제2 전극(502)이 형성될 수 있다. 상기 제2 전극(502)은 Ag 또는 Cu을 포함할 수 있으나, 이에 한정되지는 않으며, 구체적으로는 상기 제1 전극(501)의 물질과는 다른 물질을 사용할 수 있고, 바람직하게는 상기 제2 전극(502)의 물질로 Ag를 사용할 수 있다.
도 1b는 후술되는 제조예 1에 의하여 제조된 문턱 스위칭 소자 내의 전기화학적 반응 메커니즘을 도시한 것으로, 상기 제2 전극(502)으로는 Ag, 상기 금속 산화물층(503)으로는 TiO2를 사용하였을 경우를 나타내었으나, 본 발명에 따른 문턱 스위칭 소자는 일 실시예에 제한되어 해석되어서는 안된다.
도 1b를 참조하면, 상기 문턱 스위칭 소자(500)에 문턱 전압(Vt)보다 큰 전압을 인가하면, 상기 금속 산화물층(503)이 턴온 상태가 되어 상기 금속 산화물층(503)내에 전도성 필라멘트(504)가 형성됨으로써, 저저항 상태가 구현될 수 있다. 한편, 상기 문턱 스위칭 소자(500)에 상기 문턱 전압(Vt)보다 작은 전압을 인가하면, 은(Ag) 원자(atom)와 TiO2 사이의 입체 반발(steric repulsion)을 최소화하기 위하여 상기 은 원자의 이온화반응(ionization)이 진행되면서, 상기 전도성 필라멘트(504)의 자발적 분해(spontaneously rupture)가 이루어질 수 있다. 이에 따라, 하기의 반응식과 같이, 상기 은 원자의 이온화에 의하여 생성된 전자는 상기 금속 산화물층(503)내의 Ti4+를 환원시켜 국부적으로(localized) Ti3 +를 형성할 수 있다.
Ag → Ag+ + e-
Ti4 + + e- → Ti3 +
이러한 상기 은 원자와 TiO2의 상호작용에 의한 상기 전도성 필라멘트(504)의 자발적 분해는 약 10μA 정도의 높은 동작 전류(Icomp)에서도 상기 문턱 스위칭 소자(500)의 문턱 스위칭 특성을 발휘할 수 있는 추진력(driving force)이 될 수 있다.
도 2a 및 도 2b는 각각 본 발명의 제1 실시예 및 제2 실시예에 따른 금속 산화물 저항 변화 소자를 나타낸 모식도이다.
도 2a를 참조하면, 본 발명의 제1 실시예에 따른 금속 산화물 저항 변화 소자는, 반도체 기판(100), 채널 영역(110), 게이트 전극(400), 소스 전극(200)과 드레인 전극(300), 상기 소스 전극(200) 또는 드레인 전극(300)에 집적된 문턱 스위칭 소자(500)를 포함할 수 있다. 예컨대, 상기 저항 변화 소자는 금속 산화물 반도체 전계 효과 트랜지스터(Metal-oxide semiconductor field-effect transistor, MOSFET)일 수 있다.
일 예로, 상기 문턱 스위칭 소자(500)는 상기 저항 변화 소자의 상기 드레인 전극(300)에 전기적으로 연결될 수 있다. 구체적으로는, 상기 문턱 스위칭 소자(500)의 제1 전극(501) 또는 제2 전극(502)이 상기 드레인 전극(300)에 연결될 수 있다. 바람직하게는, 상기 제1 전극(501)이 상기 드레인 전극(300)에 연결될 수 있다. 상기 드레인 전극(300)에 연결된 상기 문턱 스위칭 소자(500)의 상기 제1 전극(501) 또는 제2 전극(502)에 따른 전기적 특성 및 문턱 전압 이하 기울기를 비교한 실험예는 후술될 도 4b 및 도 4c, 도 6에서 구체적으로 설명될 것이다.
상기 반도체 기판(100) 표면 하부에는 불순물이 도핑된 영역인 소스 전극(200)과 드레인 전극(300)이 형성될 수 있다. 상기 반도체 기판(100)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator : GOI) 기판 또는 실리콘-게르마늄 기판일 수 있으나 이에 한정되지 않는다. 본 발명의 실시예에서는 통상적으로 사용하는 실리콘 기판을 사용할 수 있으며, 상기 반도체 기판(100)은 P형 불순물이 도핑된 P형 반도체 기판으로 도시하였으나, 경우에 따라 상기 반도체 기판(100)은 n형 반도체 기판일 수도 있다.
상기 소스 전극(200) 및 드레인 전극(300)은 후술될 게이트 전극(400)과 인접한, 즉, 상기 반도체 기판(100)의 표면 상부에 위치하는 게이트 전극(400)과 인접하도록 상기 반도체 기판(100)의 표면 하부에 형성될 수 있다. 상기 소스 전극(200) 및 드레인 전극(300)은 상기 반도체 기판(100)에 이온 주입법(ion implantation)을 수행하여 불순물을 도핑하여 형성될 수 있다. 예를 들어, 상기 불순물은 자유 전자의 생성이 가능한 n형 불순물인 인(phosphorus) 또는 산화비소일 수 있으나 이에 한정되지는 않으며, 경우에 따라서는 p형 불순물이 도핑된 소스 전극 및 드레인 전극을 형성할 수도 있다.
상기 소스 전극(200) 및 드레인 전극(300) 사이에는 채널 영역(110)이 위치할 수 있다. 또한 상기 채널 영역(100) 상부에는 게이트 절연막(410)이, 상기 게이트 절연막(410) 상에는 게이트 전극(400)이 형성될 수 있다.
상기 게이트 절연막(410)은 상기 채널 영역(110)과 상기 게이트 전극(400) 사이에 위치함으로써, 누설 전류의 발생없이 상기 채널 영역(110)과 상기 게이트 전극(400) 사이를 충분히 절연시켜야 한다. 따라서, 상기 게이트 절연막(410)으로는 금속 산화물 또는 금속 실리게이트, 구체적으로는 하프늄 실리콘 산화물, 지르코늄 실리콘 산화물, 탄탈륨 실리콘 산화물 또는 알루미늄 실리콘 산화물을 사용할 수 있다. 상기 게이트 절연막(410)은 화학기상증착법, 스퍼터링 또는 원자층 적층법을 사용하여 형성될 수 있다.
상기 게이트 전극(400)은 배리어 금속막 및 금속막을 포함할 수 있다. 일 예로, 상기 배리어 금속막은 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물과 같은 금속 질화막으로 이루어질 수 있다. 상기 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다.
도 2b는 본 발명의 제2 실시예에 따른 금속 산화물 저항 변화 소자를 나타낸 모식도이다.
도 2b를 참조하면, 상기 후술되는 내용을 제외하고는 도 2a를 참조하여 설명한 내용과 동일하다.
상기 문턱 스위칭 소자(500)의 상기 제1 전극(501)의 하부, 상기 제2 전극(502)의 상부에는 전극층들(M1,M2,M3)이 추가 적층될 수 있다. 상기 전극층들(M1,M2,M3)은 TiN(티타늄질화물)또는 Al(알루미늄)일 수 있다.
예를 들어, 상기 제1 전극(501)은 하부에 위치하는 제3 전극(M2)을 더 포함할 수 있으며, 상기 제3 전극(M2)이 상기 드레인 전극(300)과 연결될 수 있다. 일 예로 상기 제3 전극(M2)은 TiN일 수 있다.
예컨대, 상기 제3 전극(M2)과 상기 드레인 전극(300) 사이에는 제4 전극(M1)을 더 포함할 수 있다. 또한 상기 제4 전극(M1)은 상기 소스 전극(200)상에 추가 적층될 수 있다.
한편, 상기 제2 전극(502) 상부에는 제5 전극(M3)을 더 포함할 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실험예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
후술되는 제조예 1, 제조예 1-1, 제조예 2는 본 발명의 일 실시예에 따른 문턱 스위칭 소자를 제조한 실시예이다.
<제조예 1>
문턱 스위칭 소자 제조
기판 상에 물리 기상 증착법(PVD, physical vapor deposition Sputtering)을 사용하여 제1 전극인 Pt막을 50nm 두께로 형성하였다. 이 후, 상기 Pt막 위에 실리콘 산화막(SiO2)을 약 100nm의 두께로 형성한 후, 상기 실리콘 산화막 내에 리소그래피(lithographic) 및 반응성 이온 에칭 공정(reactive ion etching process)을 순서대로 수행하여 상기 Pt 막을 노출시키는 직경 250nm의 홀을 형성하였다.
이어서, 상기 홀 내에 노출된 상기 Pt막 및 상기 실리콘 산화막 상에 200℃의 분위기에서 원자층 증착법(Atomic layer deposition, ALD)을 사용하여, 4.5nm 두께의 TiO2막을 적층하였다. 이후, 상기 TiO2막 상에 상온에서 스퍼터링법을 사용하여 제2 전극인 Ag막을 20nm 두께로 형성하였다.
<제조예 1-1>
반대 방향(vice verse)의 문턱 스위칭 소자 제조
상기 제1 전극과 상기 제2 전극을 서로 바꾸어 반대 방향(vice verse)의 문턱 스위칭 소자를 제조한 것을 제외하고는, 상기 제조예 1과 동일한 방법을 사용하여 문턱 스위칭 소자를 제조하였다.
<제조예 2>
문턱 스위칭 소자 제조
상기 TiO2막의 두께를 3.5nm로 한 것을 제외하고는, 상기 제조예 1과 동일한 방법을 사용하여 문턱 스위칭 소자를 제조하였다.
후술될 제조예 3, 제조예 3-1, 제조예 4 및 제조예 5는 본 발명의 제1 실시예에 따른 트랜지스터를 제조한 실시예이다.
<제조예 3>
문턱 스위칭 소자를 드레인 전극에 집적시킨 전계 효과 트랜지스터 제조
상술된 제조예 1에 의하여 제조된 문턱 스위칭 소자(금속 산화물층의 두께가 4.5nm)의 제1 전극을 드레인 전극에 연결한 길이 0.5μm, 폭이 5 μm인 트랜지스터를 제조하였다.
<비교예>
문턱 스위칭 소자를 집적시키지 않은 전계 효과 트랜지스터 제조
본 발명의 문턱 스위칭 소자를 집적시키지 않은 길이 0.5μm, 폭이 5 μm인 트랜지스터를 제조하였다.
<제조예 3-1>
문턱 스위칭 소자를 드레인 전극에 집적시킨 전계 효과 트랜지스터 제조
상술된 제조예 1-1에 의하여 제조된 문턱 스위칭 소자의 제2 전극을 드레인 전극에 연결한 길이 0.5μm, 폭이 5 μm인 트랜지스터를 제조하였다.
<제조예 4>
문턱 스위칭 소자를 드레인 전극에 집적시킨 전계 효과 트랜지스터 제조
상술된 제조예 2에 의하여 제조된 문턱 스위칭 소자(금속 산화물층의 두께가 3.5nm)의 제2 전극을 드레인 전극에 연결한 길이 0.5μm, 폭이 5 μm인 트랜지스터를 제조하였다.
<제조예 5>
문턱 스위칭 소자를 드레인 전극에 집적시킨 전계 효과 트랜지스터 제조
제1 전극(Pt층)의 하부에 제3 전극인 TiN을 형성하고, 상기 제3 전극과 상기 트랜지스터의 드레인 전극을 연결한 트랜지스터를 제조하였다.
도 3a는 본 발명의 제조예 1 및 제조예 2에 따른 문턱 스위칭 소자의 I-V 특성을 나타낸 그래프이고, 도 3b는 본 발명의 제조예 1-1에 따른 문턱 스위칭 소자의 I-V 특성을 나타낸 그래프이다.
도 3a 및 도 3b를 참조하면, 본 발명에 따른 실시예들에 의하여 제조된 문턱 스위칭 소자들은 약 10A 의 높은 동작 전류(Icomp)에서도 문턱 전압(Vt)가 형성되어 문턱 스위칭 특성을 나타냄을 알 수 있다. 한편, 상기 제조예 1(금속 산화물층의 두께:4.5nm) 및 제조예 2(금속 산화물층의 두께:3.5nm)의 누설 전류(off current)값이 각각 약 1pA 및 100pA 로 매우 낮은 값을 나타냄을 확인할 수 있다. 또한, 상기 제조예 1(금속 산화물층의 두께:4.5nm)의 경우, 상기 제조예 2(금속 산화물층의 두께:3.5nm)보다 누설 전류 값이 더 낮음을 알 수 있다.
도 4a 내지 도 4c는 각각 본 발명의 비교예, 제조예 3 및 제조예 3-1에 의하여 제조된 트랜지스터의 I-V 특성을 나타낸 그래프이다.
도 4a를 참조하면, 본 발명의 비교예, 즉, 문턱 스위칭 소자(TS라 칭함)가 집적되지 않은 트랜지스터의 경우, 문턱 전압(Vt)이 형성되지 않음을 알 수 있다.
도 4b 및 도 4c를 참조하면, 본 발명에 따른 문턱 스위칭 소자를 집적시킨 트랜지스터의 경우, 드레인 전압(drain voltage, VD)이 상기 문턱 스위칭 소자의 문턱 전압(Vt)에 도달하면 드레인 전극의 전류(ID)가 급격하게 증가함을 알 수 있다. 또한, 상기 제조예 3-1(반대 방향)의 경우 상기 드레인 전극의 전류가 급격하게 증가하기 위해서는 약 0.5V 이상의 드레인 전압이 요구되며, 상기 제조예 3(정상 방향)의 경우, 상기 드레인 전극의 전류가 급격하게 증가하기 위해서는 약 0.25V 이상의 드레인 전압이 요구됨을 알 수 있다.
도 5a 내지 도 5c는 각각 비교예, 제조예 3 및 제조예 4의 문턱 전압 이하 기울기를 비교한 그래프이다.
도 5a를 참조하면, 비교예의 경우, 문턱 스위칭 소자가 집적되지 않은 트랜지스터(비교예)의 문턱 전압 이하 기울기(subthreshold slope, SS)는 90mV/dec 로 측정되었다. 한편, 제조예 3 및 제조예 4의 경우, 문턱 스위칭 소자가 집적된 트랜지스터의 문턱 전압 이하 기울기 값은 각각 8 mV/dec 및 6 mV/dec로 더 낮게 측정되었다.
제조예 3 및 제조예 4의 경우에는 전압 분배(Voltage division)로 인하여 충분한 전압이 상기 문턱 스위칭 소자에 도달하게 되어, 상기 문턱 스위칭 소자의 오프 저항(off resistance)보다 더 낮은 채널 저항(channel resistancd)이 발생하게 되어 가파른 문턱 전압 이하 기울기 값이 형성되는 것을 알 수 있다.
도 6은 본 발명의 제조예 3 및 제조예 3-1의 문턱 전압 이하 기울기를 비교한 그래프이다.
도 6을 참조하면, 제조예 3(정상 방향) 및 제조예 3-1(반대 방향)의 경우, 문턱 전압 이하 기울기 값이 각각 8mV/dec 및 9mV/dec로 측정되었다.
도 7 및 도 8은 각각 본 발명의 제조예 5의 전기적 특성 및 문턱 전압 이하 기울기를 나타낸 그래프이다.
도 7 및 도 8을 참조하면, 제조예 5의 경우, 12mV/dec의 문턱 전압 이하 기울기 값이 측정되었다.
상술한 본 발명에 따르면, 금속 산화물층 내에 형성된 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 약 10μA 내지 1mA 정도의 비교적 높은 동작 전류에서도 문턱 스위칭 동작을 나타내는 문턱 스위칭 소자를 제공할 수 있으며, 상기 문턱 스위칭 소자를 금속 산화물 저항 변화 소자, 일 예로 금속 산화물 반도체 전계 효과 트랜지스터에 집적시킴으로써, 문턱 전압 이하 기울기를 1mV/dec 내지 20mV/dec, 구체적으로는 약 6mV/dec정도로 현저히 감소시킴으로써 높은 온/오프 저항비를 가지면서도 동시에 낮은 드레인 전압(약 0.3V)을 갖는 초저전력 구동이 가능한 금속 산화물 저항 변화 소자를 구현할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 반도체 기판 110: 채널 영역
200: 소스 전극 300: 드레인 전극
400: 게이트 전극 410: 게이트 절연막
500: 문턱 스위칭 소자 501: 제1 전극
502: 제2 전극 503: 금속 산화물층
M1: 제4 전극 M2: 제3 전극
M3: 제5 전극

Claims (16)

  1. 제1 전극;
    제2 전극; 및
    상기 제1 전극 및 제2 전극 사이에 위치하고, 전이금속 산화물을 포함하는 금속 산화물층을 포함하고,
    상기 제2 전극은 Ag 또는 Cu을 포함하고,
    상기 금속 산화물층 내에 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 형성에 의해 저저항 상태가 구현되고, 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 Ag+ 또는 Cu+ 이온화에 의해 고저항 상태가 구현되는 것을 특징으로 하고,
    상기 금속 산화물층은 상기 전도성 금속 필라멘트와 상기 전이금속 산화물 격자 사이의 상호작용에 의하여 문턱 스위칭 특성을 나타내는 것을 특징으로 하는 문턱 스위칭 소자.
  2. 제1항에 있어서,
    상기 금속 산화물층은, 10μA 내지 1 mA의 동작 전류에서도 문턱 스위칭 특성을 나타내는 문턱 스위칭 소자.
  3. 제1항에 있어서,
    상기 금속 산화물층의 전이금속 산화물은 화학양론적 또는 비화학양론적인 조성비를 가지는 것인 문턱 스위칭 소자.
  4. 제3항에 있어서,
    상기 화학양론적 조성비를 가지는 전이금속 산화물은 Ti 산화물, Si 산화물, Al 산화물, W 산화물, Ni 산화물, Hf 산화물, Zr 산화물, Nb 산화물, V 산화물 및 Ta 산화물 중 적어도 어느 하나를 포함하는 것인 문턱 스위칭 소자.
  5. 제3항에 있어서,
    상기 비화학양론적 조성비를 가지는 전이금속 산화물은 TiOX (1.8<X<2), SiOX (1.8<X<2), AlOX(1.3<X<1.5), WOX(2.7<X<3), NiOX(1.8<x<2), HfOX(1.8<x<2), ZrOX(1.8<x<2), NbOX(2.2<x<2.5), VOX(2.2<x<2.5) 및 TaOX(2.2<x<2.5)을 포함하는 것인 문턱 스위칭 소자.
  6. 제1항에 있어서,
    상기 제1 전극을 구성하는 물질은 TiN, Pt, Ru 및 TaN 으로 이루어진 군으로부터 적어도 하나 선택된 것인 문턱 스위칭 소자.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 금속 산화물층의 두께는 1nm 내지 10nm인 문턱 스위칭 소자.
  10. 반도체 기판;
    상기 반도체 기판 표면 상부에 위치하는 채널 영역, 상기 채널 영역을 사이에 두고 서로 이격되어 배치되는 소스 전극과 드레인 전극; 및
    상기 채널 영역 상부에 위치하는 게이트 전극을 포함하되,
    상기 소스 전극 또는 상기 드레인 전극에 문턱 스위칭 소자가 연결되고,
    상기 문턱 스위칭 소자는,
    상기 소스 전극 또는 드레인 전극에 연결된 제1 전극;
    제2 전극; 및
    상기 제1 전극 및 제2 전극 사이에 위치하고, 전이금속 산화물을 포함하는 금속 산화물층을 포함하고,
    상기 제2 전극은 Ag 또는 Cu을 포함하고,
    상기 금속 산화물층 내에 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 형성에 의해 저저항 상태가 구현되고, 상기 Ag 또는 Cu의 전도성 금속 필라멘트의 Ag+ 또는 Cu+ 이온화에 의해 고저항 상태가 구현되는 것을 특징으로 하고,
    상기 금속 산화물층은 상기 전도성 금속 필라멘트와 상기 전이금속 산화물 격자 사이의 상호작용에 의하여 문턱 스위칭 특성을 나타내는 것을 특징으로 하는 금속 산화물 저항 변화 소자.
  11. 제10항에 있어서,
    상기 문턱 스위칭 소자는, 상기 금속 산화물 저항 변화 소자의 문턱 전압 이하 기울기(subthreshold slope) 값이 1mV/dec 내지 20mV/dec이 되도록 하는 것을 특징으로 하는 금속 산화물 저항 변화 소자.
  12. 제10항에 있어서,
    상기 문턱 스위칭 소자는 10μA 내지 1 mA의 동작 전류에서도 문턱 스위칭 특성을 갖는 것인 금속 산화물 저항 변화 소자.
  13. 제10항에 있어서,
    상기 금속 산화물층의 두께는 1nm 내지 10nm인 금속 산화물 저항 변화 소자.
  14. 제10항에 있어서,
    상기 금속 산화물층의 전이금속 산화물은 화학양론적 또는 비화학양론적인 조성비를 가지는 것인 금속 산화물 저항 변화 소자.
  15. 제14항에 있어서,
    상기 비화학양론적 조성비를 가지는 전이금속 산화물은 TiOX (1.8<X<2), SiOX (1.8<X<2), AlOX(1.3<X<1.5), WOX(2.7<X<3), NiOX(1.8<x<2), HfOX(1.8<x<2), ZrOX(1.8<x<2), NbOX(2.2<x<2.5), VOX(2.2<x<2.5) 및 TaOX(2.2<x<2.5)을 포함하는 것인 금속 산화물 저항 변화 소자.
  16. 삭제
KR1020160057446A 2016-05-11 2016-05-11 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자 KR101798766B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160057446A KR101798766B1 (ko) 2016-05-11 2016-05-11 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160057446A KR101798766B1 (ko) 2016-05-11 2016-05-11 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자

Publications (1)

Publication Number Publication Date
KR101798766B1 true KR101798766B1 (ko) 2017-11-16

Family

ID=60806794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160057446A KR101798766B1 (ko) 2016-05-11 2016-05-11 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자

Country Status (1)

Country Link
KR (1) KR101798766B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019103361A1 (ko) * 2017-11-21 2019-05-31 포항공과대학교산학협력단 인공신경망 프로세서용 활성화 소자
KR20200071534A (ko) * 2018-12-11 2020-06-19 포항공과대학교 산학협력단 절연체-금속 전이 소자 기반의 전계 효과 트랜지스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174857A (ja) 2016-03-18 2017-09-28 東芝メモリ株式会社 不揮発性記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174857A (ja) 2016-03-18 2017-09-28 東芝メモリ株式会社 不揮発性記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019103361A1 (ko) * 2017-11-21 2019-05-31 포항공과대학교산학협력단 인공신경망 프로세서용 활성화 소자
KR20200071534A (ko) * 2018-12-11 2020-06-19 포항공과대학교 산학협력단 절연체-금속 전이 소자 기반의 전계 효과 트랜지스터
KR102140638B1 (ko) * 2018-12-11 2020-08-03 포항공과대학교 산학협력단 절연체-금속 전이 소자 기반의 전계 효과 트랜지스터

Similar Documents

Publication Publication Date Title
Lomenzo et al. Ferroelectric Si-doped HfO 2 device properties on highly doped germanium
US7700438B2 (en) MOS device with nano-crystal gate structure
WO2007138646A1 (ja) 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US9793473B2 (en) Memristor structures
US10269868B1 (en) Semiconductor structure and the method of making the same
US9166004B2 (en) Semiconductor device contacts
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
WO2009096363A1 (ja) 抵抗変化型不揮発性記憶装置とその製造方法
JP2018537860A (ja) 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法
CN113497138A (zh) 场效应晶体管
KR20140058278A (ko) 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법
US8487289B2 (en) Electrically actuated device
CN110911492A (zh) 电子器件和制造该电子器件的方法
WO2012169195A1 (ja) 抵抗変化素子及びその製造方法
CN112970121A (zh) 包含异构沟道的晶体管及相关装置、电子系统及方法
US9035274B2 (en) Semiconductor device having a stack structure including a stoichiometric material and a non-stoichiometric material, and method for fabricating the same
KR101798766B1 (ko) 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자
US20180366591A1 (en) Threshold switching device
KR102514952B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US20210336135A1 (en) Resistive memory cell with switching layer comprising one or more dopants
US9530823B2 (en) Memory device and method for manufacturing the same
KR20150047668A (ko) 트랜지스터 및 그 동작 방법
KR20180057763A (ko) 가파른 기울기의 저항변화를 갖는 원자기반 스위칭 소자 및 이를 포함하는 원자기반 전계효과 트랜지스터
KR20180045477A (ko) 스위칭 제어 특성과 가파른 문턱 전압 이하 기울기를 갖는 문턱 스위칭 소자, 이의 제조방법 및 이를 포함하는 금속 산화물 저항 변화 소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant