JPH0418828A - 超高速分離回路方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 送信側で低速の各データ毎に、フレーム同期信号の挿入
、チャンネル識別番号の挿入及びＢＳＩ化を行った後、
超高速多重化処理を行って送信し、受信側では超高速で
多重化されているデータを低速データに分離する超高速
分離回路方式に関し、送信する低速チャンネルに歯抜け
があっても、正常に多重、分離を行うことのできる超高
速分離回路方式を提供することを目的とし、 受信した多重データをシリアル／パラレル変換部で、低
速データに分離してシフトレジスタ部に入力し、その出
力する低速データを受信チャンネルに入力し、それぞれ
の同期検出部で同期を検出し、同期を引き込んだ受信チ
ャンネルは、そのチャンネル識別番号を同期情報として
シフトレジスタ制御部に送信し、シフトレジスタ部を制
御して、−夕を、その番号に対応する受信チャンネルに
正しく分離出力するように構成する。

〔産業上の利用分野〕

本発明は、多重化して送信する低速の各データ毎に、フ
レーム同期信号の挿入、チャンネル識別番号（以下ＣＨ
ＩＤと称する）の挿入及びＢＳＩ化を行った後、超高速
で多重化されているデータを低速データに分離する分離
回路方式に関する。

第３図はディジタル多重通信システムを説明する図であ
り、送信側では低速チャンネルＴｌ−Ｔｎの低速データ
を超高速多重装置１で多重し伝送路に送出する。

超高速分離装置２では、伝送路より入力したデータをｎ
チャンネルの低速データに分離し、低速チャンネルＲ１
〜Ｒｎに出力することによりそれぞれ対応するチャンネ
ル（以下チャンネル番号を示す場合はＣＨと示す）１同
志、〜ＣＨｎ同志が通信を行うものである。

このようなディジタル多重の超高速通信においては、図
に示すＣＨＩ〜ＣＨｎの低速データはさらに低次群のデ
ータを多重したものであり、低速データの中に低次群の
データを多重、分離するためのフレーム同期信号を有し
ている。

かかる、低速データを多重化した後でフレーム同期信号
を挿入すると、その分伝送路上のデータ量が増加するこ
とになる。

したがって、データ量を増加させないために、多重化し
た後ではフレーム同期信号は挿入せず、またフレーム同
期信号を再生するためのＢＳＩ化（Ｂｉｔ　　５ｅｑｕ
ｅｎｃｅ　　Ｉｎｄｅｐｅｎｄｅｎｃｅ　　化）も低速
データのみで行う方式が広く採用されてきている。

かかるディジタル多重通信システムにおいて使用される
超高速分離回路は、送信チャンネルに歯抜けがあっても
、正常に分離後の低速データの同期をとることができる
ことが必要である。

〔従来の技術〕

第４図は従来例を説明するブロック図を示す。

第４図に示す従来例の超高速分離装置２Ｂは受信したデ
ィジタル多重データを低速データに分離するシリアル／
パラレル変換部１０と、シリアル／パラレル変換部１０
より出力するＣＨｌに相当する低速データの同期を検出
し、そのＣＨＩＤを検出する同期検出部４０と、同期検
出部４０がＣＨＩに相当する低速データの同期検出した
ときに、そのＣＨＩＤを検出し、それぞれの低速データ
が、その番号に対応する低速チャンネルＲ１〜Ｒｎに出
力するよう制御信号を出力する制御部５０と、 制御部５０の出力する制御信号により、シリアル／パラ
レル変換手段１０が出力する低速データをそれぞれ対応
する低速チャンネルＲ１〜Ｒｎに接続するマトリックス
部６０と、 低速データを出力する低速チャンネルＲ１〜Ｒｎより構
成した例である。

上述の構成においては、同期検出部４０は、シリアル／
パラレル変換部１０より出力される低速データのＣＨＩ
に相当する低速データの同期をとる。この同期がとれた
低速データのＣＨＩＤを検出して、それぞれの低速デー
タが、その番号に対応する低速チャンネルＲ１〜Ｒｎに
出力するよう制御部５０でマトリックス部６０を制御す
る。

〔発明が解決しようとする課題〕

上述の第４図に示す従来例においては、ＣＨＩに相当す
る低速データで同期をとるが、最初に同期検出部４０に
入力される低速データは、何が来るかは決まっていない
。

したがって、実装に歯抜けがあっても実装されているチ
ャンネルの低速データが同期検出部４０に入力されたと
きには同期を検出できるが、実装されていないチャンネ
ルの低速データが同期検出部４０に入力されたときには
、同期検出部はこの低速データにより同期を取ろうとす
るが、同期信号が含まれていないためいつまでたっても
同期が取れないことになる。

本発明は、送信する低速チャンネルに歯抜けがあっても
、正常に多重、分離を行うことのできる超高速分離回路
方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の超高速分離装
置２内の１０は、受信した多重データを低速データに分
離するシリアル／パラレル変換部であり、２０は、シリ
アル／パラレル変換部１０の出力する低速データをシフ
トするシフトレジスタ部であり、３０は、シフトレジス
タ部２０でシフトするシフト量を制御するシフトレジス
タ制御部である。

また、Ｒ１〜Ｒｎは分離された低速データが入力される
低速チャンネルであり、３１〜Ｓｎは低速データの同期
をとる同期検出部であり、受信した多重データをシリア
ル／パラレル変換部で、低速データに分離して、その低
速データを低速チャンネルＲ１〜Ｒｎに入力し、それぞ
れの同期検出部５１〜Ｓｎで同期を検出し、同期を引き
込んだ低速チャンネルＲ１〜Ｒｎは、そのチャンネル識
別番号を同期情報としてシフトレジスタ制御部３０に送
信し、この同期情報をもとに全ての低速チャンネルＲ１
〜Ｒｎに対応する低速データを分離出力することにより
本課題を解決するための手段とする。

〔作　用〕

受信した多重データをシリアル／パラレル変換部１０で
、低速データに分離してシフトレジスタ部２０に入力す
る。

超高速分離装置２内では同期を取らず、そのまま、低速
データを低速チャンネルＲ１〜Ｒｎに入力し、それぞれ
の低速チャンネルＲ１〜Ｒｎ内の同期検出部Ｓ１〜Ｓｎ
で同期を検出する。

同期を引き込めた低速チャンネルＲ１〜Ｒｎは、自分の
ＣＨＩＤと同期検出したデータのＣＨＩＤとの比較結果
を同期情報としてシフトレジスタ制御部３０に送信し、
同期情報に基づいてシフトレジスタ部２０のシフト量を
制御することにより、それぞれのＣＨＩＤを有する低速
データが、その番号に対応する低速チャンネルＲ１〜Ｒ
ｎに正しく分離出力することが可能となる。

〔実施例〕

以下本発明の要旨を第２図に示す実施例により具体的に
説明する。

第２図は本発明の詳細な説明するブロック図を示す。

第２図に示す本発明の実施例は、１６ＣＨの超高速多重
装置ｌ、超高速分離装置２Ａの例であり、多重分離は１
６：１で行われるが、１６ＣＨ中のＣＨ２、ＣＨ５、Ｃ
ＨＩＯのみが実装されている場合の動作で説明する。

超高速多重装置１には、低速チャンネルＴ２、Ｔ５、Ｔ
ＩＯが接続されており、 超高速分離装置２Ａは、シリアル／パラレル変換部１０
、シフトレジスタ部２０、シフトレジスタ制御部３０よ
り構成され、同期検出部Ｓ２、Ｓ５、ＳＩＯを内蔵する
低速チャンネルＲ２、Ｒ５、ＲＩＯが接続されている。

上述の構成において、ＣＨ２、ＣＨ５、ＣＨ１０の低速
データは１６：１に多重後、伝送路に送出される。

超高速分離装置２Ａでは、伝送路よりの多重データを受
信し、１：１６にシリアル／パラレル変換部１０で分離
し、シフトレジスタ部２０に入力する。

シフトレジスタ部２０は、そのまま低速データを出力す
る。このとき、低速チャンネルＲ２、Ｒ５、ＲＩＯに入
力される低速データのチャンネルは決まっていない。

例えば、シフトレジスタ部２０の出力の低速データＣＨ
１５が低速チャンネルＲ１に割り当てられたとすると、
低速データＣＨ１６は低速チャンネルＲ２に割り当てら
れ、同様にして低速データＣＨ３は低速チャンネルＲ５
に割り当てられ、低速データＣＨ８は低速チャンネルＲ
ＩＯに割り当てられ、低速チャンネルＲ２、Ｒ５、ＲＩ
Ｏではフレーム同期信号の挿入されていない低速データ
が割り当てられたので同期をとることが不可能である。

そこで、同期検出部Ｓ２、Ｓ５、Ｓ１０は同期が取れな
いと言う同期情報をシフトレジスタ制御部３０に送出し
、シフトレジスタ部２０で１ビツトシフトし、低速デー
タを低速チャンネルＲ２、Ｒ５、Ｒ１０に送出する。

このとき、低速チャンネルＲ２には低速データＣＨ１５
、低速チャンネルＲ５には低速データＣＨ２、低速チャ
ンネルＲＩＯには低速データチャンネル７が割り当てら
れる。

このとき低速チャンネルＲ５には実装されている低速デ
ータＣＨ２が入力されるので、ＣＨ２のみは同期をとる
ことが可能となりフレーム同期信号検出情報をシフトレ
ジスタ制御部３０に送出することにより、シフトレジス
タ制御部３０は、低速チャンネルＲ２、ＲＩＯからのフ
レーム同期信号未検出情報は無視する。

低速チャンネルＲ５は同期検出後、同期が取れた低速デ
ータのＣＨＩＤのＣＨ２と自分のチャンネルＲ５を比較
し、１３ビツトシフトすることにより、自分のチャンネ
ルに低速データＣＨ５が来ることを認識し、その情報を
シフトレジスタ制御部３０に送出する。

シフトレジスタ制御部３０はこの情報により、シフトレ
ジスタ部２０を１３ビツトシフトすることにより、低速
チャンネルＲ２、Ｒ５、ＲＩＯにそれぞれ低速データＣ
Ｈ２、ＣＨ５、ＣＨＩＯが正しく分離し送出できる。

以上のように構成することにより、送信チャンネルに歯
抜けがあっても、正常に低速データの同期をとることが
可能となる。

〔発明の効果］ 以上のような本発明によれば、送信チャンネルＣＨに歯
抜けがあっても、各低速チャンネルで個別に同期検出を
行い、同期検出できたＣＨのＣＨＩＤを基準としてシフ
トレジスタ部のシフト量を制御することにより、低速デ
ータを指定の低速チャンネルに正しく出力し同期検出が
できる超高速分離回路方式を提供することができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図はディジタ
ル多重通信システムを説明する図、 第４図は従来例を説明するブロック図、をそれぞれ示す
。 図において、 ■は超高速多重装置、 ２．２Ａ、２Ｂは超高速分離装置、 １０はシリアル／パラレル変換部、 ２０はシフトレジスタ部、 ３０はシフトレジスタ制御部、 Ｒ１〜Ｒｎ＝　ＴＩ〜Ｔｎは低速チャンネル、５ｌ−３
ｎ、４０は同期検出部、 ５０は制御部、　　　６０はマトリックス部、をそれぞ
れ示す。 本発明の詳細な説明するブロック図 第１図 ディジタル多重通信システムを説明する図第３図 本発明の詳細な説明するブロック図 第１図を説明するブロック図 第４図

Claims (1)

1. 【特許請求の範囲】 送信側で低速の各データ毎に、フレーム同期信号の挿入
   、チャンネル識別番号の挿入及びＢＳＩ化（零符号の連
   続を抑圧する）を行った後、超高速多重化処理を行って
   送信し、受信側では超高速で多重化されているデータを
   低速データに分離する超高速多重分離回路において、 受信した多重データを低速データに分離するシリアル／
   パラレル変換部（１０）と、 前記シリアル／パラレル変換部（１０）の出力する低速
   データをシフトするシフトレジスタ部（２０）と、 前記シフトレジスタ部（２０）でシフトするシフト量を
   制御するシフトレジスタ制御部（３０）と、 分離された低速データを入力する受信チャンネル（Ｒ１
   −Ｒｎ）に、低速データの同期をとる同期検出部（Ｓ１
   〜Ｓｎ）とを備え、 受信した多重データを前記シリアル／パラレル変換部（
   １０）で、低速データに分離して前記シフトレジスタ部
   （２０）に入力し、その出力する低速データを前記受信
   チャンネル（Ｒ１〜Ｒｎ）に入力し、それぞれの前記同
   期検出部（Ｓ１〜Ｓｎ）で同期を検出し、同期を引き込
   み、同期を引き込んだ前記受信チャンネル（Ｒ１〜Ｒｎ
   ）は、そのチャンネル識別番号を同期情報として前記シ
   フトレジスタ制御部（３０）に送信し、前記シフトレジ
   スタ制御部（３０）は、前記シフトレジスタ部（２０）
   を制御して、それぞれのチャンネル識別番号を有する低
   速データを、その番号に対応する前記受信チャンネル（
   Ｒ１〜Ｒｎ）に正しく分離出力することを特徴とする超
   高速分離回路方式。