JPH04186633A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH04186633A JPH04186633A JP31173290A JP31173290A JPH04186633A JP H04186633 A JPH04186633 A JP H04186633A JP 31173290 A JP31173290 A JP 31173290A JP 31173290 A JP31173290 A JP 31173290A JP H04186633 A JPH04186633 A JP H04186633A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- semiconductor thin
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 5
- 239000011574 phosphorus Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 24
- 239000000470 constituent Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910021478 group 5 element Inorganic materials 0.000 claims 2
- 239000012535 impurity Substances 0.000 abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はエネルギービームを用いた半導体薄膜中への不
純物の導入方法及び薄膜トランジスタの製造方法に関す
るものであり、液晶デイスプレィ。
純物の導入方法及び薄膜トランジスタの製造方法に関す
るものであり、液晶デイスプレィ。
半導体メモリー、三次元集積回路等に応用可能な技術で
ある。
ある。
従来の技術
薄膜トランジスタをマトリックス状に集積化した液晶デ
イスプレィ用アクティブマトリックスアレイの製造方法
を例にとって以下に説明する。
イスプレィ用アクティブマトリックスアレイの製造方法
を例にとって以下に説明する。
アクティブマトリックスアレイに用いる薄膜トランジス
タの活性層には300°C前後の比較的低温で大面積に
製膜可能な非晶質シリコンが主に用いられてきたが、こ
の非晶質シリコンを用いた薄膜トランジスタは移動度が
小さいために駆動回路を同一基板上へ作成することが困
難である。そのため近年非晶質シリコンに比べ移動度が
大きく駆動回路を同一基板上に作成可能な多結晶シリコ
ンを活性層に用いた薄膜トランジスタの研究が活発に行
われている。
タの活性層には300°C前後の比較的低温で大面積に
製膜可能な非晶質シリコンが主に用いられてきたが、こ
の非晶質シリコンを用いた薄膜トランジスタは移動度が
小さいために駆動回路を同一基板上へ作成することが困
難である。そのため近年非晶質シリコンに比べ移動度が
大きく駆動回路を同一基板上に作成可能な多結晶シリコ
ンを活性層に用いた薄膜トランジスタの研究が活発に行
われている。
第3図にコプレーナ−型nチャネル多結晶シリコン薄膜
トランジスタの製造方法の一例を示す。
トランジスタの製造方法の一例を示す。
第3図(a)に示すように透光性基板1上に多結晶シリ
コン薄膜2を形成する。多結晶シリコンFR膜2は一般
にSiH4を原料ガスとする減圧気相成長法(LPCV
D法)により形成される。ついで第3図(blに示すよ
うに多結晶シリコン薄膜2を島状にエツチングした後、
多結晶シリコン薄膜2上にゲート絶縁膜となる絶縁膜3
及びゲート電極となる第2の多結晶シリコン薄膜4を形
成する。多結晶シリコン薄膜2上の絶縁膜3は熱酸化法
あるいはLPCVD法により形成され、ゲート電極とな
る第2の多結晶シリコン薄膜4はL 、P CV D法
により形成される。第3図(C)に示すように第2の多
結晶シリコンTR膜4及び絶縁W1.3をゲート電極の
形状にエツチングする。ついで第3図(d)に示すよう
に薄膜トランジスタのソース、ドレイン領域形成のため
イオン注入によりn形不純物である燐(P)を多結晶シ
リコン薄膜に注入する。注入されるイオンに対してはゲ
ート電極がチャネル部のマスクとなり、ソース及びドレ
イン領域のみに自己整合(セルファライン)により不純
物イオンが注入される。この時同時にゲート電極となる
第2の多結晶シリコン4中にも不純物が注入されゲート
電極を低抵抗化する。第3図(d)に示したイオン注入
工程の後、熱処理により導入した不純物の活性化を行い
第3図(e)に示すように眉間絶縁膜5を形成する。最
後に第3図(f)に示すようにソース、ドレイン領域上
の眉間絶縁W45を選択的に除去しソース、ドレイン電
極6を形成し薄膜トランジスタが完成する。
コン薄膜2を形成する。多結晶シリコンFR膜2は一般
にSiH4を原料ガスとする減圧気相成長法(LPCV
D法)により形成される。ついで第3図(blに示すよ
うに多結晶シリコン薄膜2を島状にエツチングした後、
多結晶シリコン薄膜2上にゲート絶縁膜となる絶縁膜3
及びゲート電極となる第2の多結晶シリコン薄膜4を形
成する。多結晶シリコン薄膜2上の絶縁膜3は熱酸化法
あるいはLPCVD法により形成され、ゲート電極とな
る第2の多結晶シリコン薄膜4はL 、P CV D法
により形成される。第3図(C)に示すように第2の多
結晶シリコンTR膜4及び絶縁W1.3をゲート電極の
形状にエツチングする。ついで第3図(d)に示すよう
に薄膜トランジスタのソース、ドレイン領域形成のため
イオン注入によりn形不純物である燐(P)を多結晶シ
リコン薄膜に注入する。注入されるイオンに対してはゲ
ート電極がチャネル部のマスクとなり、ソース及びドレ
イン領域のみに自己整合(セルファライン)により不純
物イオンが注入される。この時同時にゲート電極となる
第2の多結晶シリコン4中にも不純物が注入されゲート
電極を低抵抗化する。第3図(d)に示したイオン注入
工程の後、熱処理により導入した不純物の活性化を行い
第3図(e)に示すように眉間絶縁膜5を形成する。最
後に第3図(f)に示すようにソース、ドレイン領域上
の眉間絶縁W45を選択的に除去しソース、ドレイン電
極6を形成し薄膜トランジスタが完成する。
上記に関しては例えばMOSトランジスタの動作理論(
近代化学社発行)を参照。
近代化学社発行)を参照。
発明が解決しようとする課題
薄膜トランジスタを集積化したアクティブマトリックス
アレイを用いた液晶表示装置においては近年大画面化が
盛んであり基板サイズも大型化している。第3図に示し
た多結晶シリコン薄膜トランジスタの製造方法を用いて
大面積アクティブマトリックスアレイを実現するには以
下のような問題点が存在する。
アレイを用いた液晶表示装置においては近年大画面化が
盛んであり基板サイズも大型化している。第3図に示し
た多結晶シリコン薄膜トランジスタの製造方法を用いて
大面積アクティブマトリックスアレイを実現するには以
下のような問題点が存在する。
多結晶シリコンを薄膜トランジスタの活性層に用いた場
合には多結晶シリコン薄膜の結晶性がトランジスタ特性
に大きな影響を与えるため良好なトランジスタ特性を得
るには熱処理等による多結晶シリコン薄膜の結晶性の向
上を行う必要がある。
合には多結晶シリコン薄膜の結晶性がトランジスタ特性
に大きな影響を与えるため良好なトランジスタ特性を得
るには熱処理等による多結晶シリコン薄膜の結晶性の向
上を行う必要がある。
さらに薄膜トランジスタのソース、ドレイン領域形成に
イオン注入を用いるため注入した不純物の活性化の工程
が必要である。イオン注入直後の不純物は電気的に活性
ではなく活性化には1000度近い高温での熱処理を必
要とするが、半導体薄膜に高温での熱処理を行うと熱処
理以前の工程で導入済みの不純物が拡散し不純物濃度の
分布が変化したり接合の破壊等の問題が生しる。
イオン注入を用いるため注入した不純物の活性化の工程
が必要である。イオン注入直後の不純物は電気的に活性
ではなく活性化には1000度近い高温での熱処理を必
要とするが、半導体薄膜に高温での熱処理を行うと熱処
理以前の工程で導入済みの不純物が拡散し不純物濃度の
分布が変化したり接合の破壊等の問題が生しる。
また大面積化が容易で安価なガラス基板を用いる場合に
は基板の変形を防止するために全工程を通じて熱処理温
度を基板の耐熱温度(歪点)以下に設定する必要がある
。しかしながら比較的低温(600″C程度)での熱処
理による結晶′性の改善や不純物の活性化には非常に長
時間を要しスルーブツトが悪い。
は基板の変形を防止するために全工程を通じて熱処理温
度を基板の耐熱温度(歪点)以下に設定する必要がある
。しかしながら比較的低温(600″C程度)での熱処
理による結晶′性の改善や不純物の活性化には非常に長
時間を要しスルーブツトが悪い。
さらに大面積基板にイオン注入を行う場合にはイオンビ
ームを大面積に渡り走査させる必要があるため装置構成
が複雑となりかつスループットが低下する。基板材料に
関しても絶縁性基板(例えばガラス基板)を用いた場合
にはイオン照射により基板が帯電する現象(チャージア
ップ現象)が起こり不純物の注入量や深さ方向のプロフ
ァイル等が変動する。そのため電子シャワー等により基
板電位゛を減少させることが不可欠となり装置コス“ト
が増大する。
ームを大面積に渡り走査させる必要があるため装置構成
が複雑となりかつスループットが低下する。基板材料に
関しても絶縁性基板(例えばガラス基板)を用いた場合
にはイオン照射により基板が帯電する現象(チャージア
ップ現象)が起こり不純物の注入量や深さ方向のプロフ
ァイル等が変動する。そのため電子シャワー等により基
板電位゛を減少させることが不可欠となり装置コス“ト
が増大する。
課題を解決するための手段
透光性基板上に半導体薄膜を形成し、前記半導体薄膜上
に絶縁膜を形成し、前記絶縁膜を選択的に除去する。前
記構成の試料を半導体iil膜に導入する不純物元素(
3族あるいは5族元素)を構成元素として含む雰囲気ガ
ス中に維持し半導体Viill!を形成した基板面に対
向する基板面側(基板裏面側)よりエネルギービームの
照射を行うことにより半導体薄膜中に不純物元素を導入
しソース、ドレイン領域の作成を行う。
に絶縁膜を形成し、前記絶縁膜を選択的に除去する。前
記構成の試料を半導体iil膜に導入する不純物元素(
3族あるいは5族元素)を構成元素として含む雰囲気ガ
ス中に維持し半導体Viill!を形成した基板面に対
向する基板面側(基板裏面側)よりエネルギービームの
照射を行うことにより半導体薄膜中に不純物元素を導入
しソース、ドレイン領域の作成を行う。
作用
半導体薄膜に導入しようとする不純物を構成元素として
含む雰囲気ガス中に於て半導体薄膜が溶融あるいは半溶
融状態になるような強度のエネルギービームの照射を行
うと、半導体薄膜表面に吸着していた不純物元素や気相
中の不純物元素が半導体薄膜中に取り込まれ活性化し低
抵抗領域が形成される。透光性基板を用いて半導体薄膜
を形成した基板面に対向する基板面側(すなわち基板裏
面側)よりエネルギービームの照射を行うことにより薄
膜トランジスタのチャネル部のアニールによる結晶性の
向上とソース、ドレイン領域への不純物の導入及び活性
化を同時にかつ低温で行うことが可能である。さらにイ
オン注入時に問題となった大面積基板への不純物導入も
容易に行え、装置コストが減少する。またエネルギービ
ームを用いることにより結晶性の向上や不純物の活性化
のための熱処理工程が不要となり作成プロセスの低温化
が図れ安価なガラス基板上に移動度の大きな多結晶シリ
コン薄膜トランジスタの作成が可能となる。
含む雰囲気ガス中に於て半導体薄膜が溶融あるいは半溶
融状態になるような強度のエネルギービームの照射を行
うと、半導体薄膜表面に吸着していた不純物元素や気相
中の不純物元素が半導体薄膜中に取り込まれ活性化し低
抵抗領域が形成される。透光性基板を用いて半導体薄膜
を形成した基板面に対向する基板面側(すなわち基板裏
面側)よりエネルギービームの照射を行うことにより薄
膜トランジスタのチャネル部のアニールによる結晶性の
向上とソース、ドレイン領域への不純物の導入及び活性
化を同時にかつ低温で行うことが可能である。さらにイ
オン注入時に問題となった大面積基板への不純物導入も
容易に行え、装置コストが減少する。またエネルギービ
ームを用いることにより結晶性の向上や不純物の活性化
のための熱処理工程が不要となり作成プロセスの低温化
が図れ安価なガラス基板上に移動度の大きな多結晶シリ
コン薄膜トランジスタの作成が可能となる。
実施例
以下に本発明の実施例を図面を基に説明する。
第1図は本発明の薄膜トランジスタの製造方法の一例で
ある。
ある。
まず第1図(a)に示すように透光性基板(ガラス基板
〕 1上に減圧気相成長法(LPCVD法)により多結
晶シリコン薄膜2を形成する。第1rgJ(b)に示す
ように多結晶シリコン薄膜を島状にエンチングした後、
ゲート絶縁膜となる絶縁膜3及びゲート電極となる第2
の多結晶シリコン薄1114を形成する。つぎに第1図
(C)に示すようにゲート電極の形状に第2の多結晶シ
リコン薄膜4とゲート絶縁膜3をエンチングする。第1
図(C)の形状に加工した試料を第1図(d)に示すよ
うに、半導体薄膜に導入する不純物(第1図では燐)を
構成元素として含む雰囲気ガス中(第1図ではPH3雰
囲気ガス中)において保持し、珪素を含む半導体薄膜を
形成した基板面に対向する基板面側(すなわち基板裏面
側)よりエネルギービームの照射を行う。
〕 1上に減圧気相成長法(LPCVD法)により多結
晶シリコン薄膜2を形成する。第1rgJ(b)に示す
ように多結晶シリコン薄膜を島状にエンチングした後、
ゲート絶縁膜となる絶縁膜3及びゲート電極となる第2
の多結晶シリコン薄1114を形成する。つぎに第1図
(C)に示すようにゲート電極の形状に第2の多結晶シ
リコン薄膜4とゲート絶縁膜3をエンチングする。第1
図(C)の形状に加工した試料を第1図(d)に示すよ
うに、半導体薄膜に導入する不純物(第1図では燐)を
構成元素として含む雰囲気ガス中(第1図ではPH3雰
囲気ガス中)において保持し、珪素を含む半導体薄膜を
形成した基板面に対向する基板面側(すなわち基板裏面
側)よりエネルギービームの照射を行う。
前記のエネルギービーム照射時の雰囲気とはPH3を少
なくとも含むガスのことを指している。
なくとも含むガスのことを指している。
本実施例ではエネルギービームとして波長308nmの
XeC,1エキシマレーザ−を用いている。
XeC,1エキシマレーザ−を用いている。
パルスレーザ−は加熱時間(レーザー光のパルス幅)が
短いため下地に対する熱的な影響はほとんど問題となら
ない。第1図(d)に示すようにPを構成元素として含
む雰囲気ガス中において薄膜トランジスタに適切な強度
のレーザー照射を行うことによりソース、ドレイン領域
の多結晶シリコン薄膜2の部分が溶融あるいは半溶融状
態となり雰囲気ガス中に含まれるP元素が多結晶シリコ
ン薄膜2中へ取り込まれ不純物ドープ領域2′が形成さ
れる。ついで第1図(e)に示すように眉間絶縁膜5を
形成する。最後に第1図(f)に示すようにソース。
短いため下地に対する熱的な影響はほとんど問題となら
ない。第1図(d)に示すようにPを構成元素として含
む雰囲気ガス中において薄膜トランジスタに適切な強度
のレーザー照射を行うことによりソース、ドレイン領域
の多結晶シリコン薄膜2の部分が溶融あるいは半溶融状
態となり雰囲気ガス中に含まれるP元素が多結晶シリコ
ン薄膜2中へ取り込まれ不純物ドープ領域2′が形成さ
れる。ついで第1図(e)に示すように眉間絶縁膜5を
形成する。最後に第1図(f)に示すようにソース。
ドレイン領域上の絶縁WI!5を選択的に除去しソース
、ドレイン電極6を形成する。
、ドレイン電極6を形成する。
第2図は本発明の他の実施例の一例を示す。
まず第2図(a)に示すように透光性基板(石英基板)
1上に減圧気相成長法(LPCVD法)あるいはプラズ
マ気相成長法(PECVD法)により非晶質シリコンV
sl!!2Aを形成する。第2図(b)に示すように非
晶質シリコン′yi#2Aを島状にエツチングした後、
ゲート絶縁膜となる絶&を膜3及びゲート電極となるC
r薄膜4を形成する。次に第2図(C)に示すようにゲ
ート電極の形状にCrfil膜4とゲート絶縁1!13
をエツチングする。第2図(C)の形状に加工した試料
を第2図(dlに示すように、半導体薄膜に導入する不
純物(第2図では燐)を構成元素として含む雰囲気ガス
中(第2図ではPH3雰囲気ガス中)において保持し、
珪素を含む半導体薄膜2を形成した基板面に対向する基
板面側(すなわち基板裏面側)よりエネルギービームの
照射を行う。本実施例では工1ルギービームとして波長
308nmのXeC1V、エキシマレーザ−を用いてい
る。適切な強度のレーザー光を用いることにより非晶質
半導体薄膜2Aは溶融あるいは半溶融状態となり結晶化
する。非晶質半導体薄膜2Aが結晶化すると同時にFi
JpXトランジスタのソース、ドレイン領域の非晶質半
導体薄膜上に吸着していた不純物が溶融、活性化し不純
物ドープ領域2′が作成される。ついで第2図(e)に
示すように層間絶縁膜5を形成する。最後に第2図げ)
に示すようにソース、 ドレイン頭載上の絶縁膜5を選
択的に除去しソース、ドレイン電極6を形成する。
1上に減圧気相成長法(LPCVD法)あるいはプラズ
マ気相成長法(PECVD法)により非晶質シリコンV
sl!!2Aを形成する。第2図(b)に示すように非
晶質シリコン′yi#2Aを島状にエツチングした後、
ゲート絶縁膜となる絶&を膜3及びゲート電極となるC
r薄膜4を形成する。次に第2図(C)に示すようにゲ
ート電極の形状にCrfil膜4とゲート絶縁1!13
をエツチングする。第2図(C)の形状に加工した試料
を第2図(dlに示すように、半導体薄膜に導入する不
純物(第2図では燐)を構成元素として含む雰囲気ガス
中(第2図ではPH3雰囲気ガス中)において保持し、
珪素を含む半導体薄膜2を形成した基板面に対向する基
板面側(すなわち基板裏面側)よりエネルギービームの
照射を行う。本実施例では工1ルギービームとして波長
308nmのXeC1V、エキシマレーザ−を用いてい
る。適切な強度のレーザー光を用いることにより非晶質
半導体薄膜2Aは溶融あるいは半溶融状態となり結晶化
する。非晶質半導体薄膜2Aが結晶化すると同時にFi
JpXトランジスタのソース、ドレイン領域の非晶質半
導体薄膜上に吸着していた不純物が溶融、活性化し不純
物ドープ領域2′が作成される。ついで第2図(e)に
示すように層間絶縁膜5を形成する。最後に第2図げ)
に示すようにソース、 ドレイン頭載上の絶縁膜5を選
択的に除去しソース、ドレイン電極6を形成する。
上記第1図及び第2図に示したように本発明の製造方法
を用いて″1iilIIトランジスタを作成するこ′と
により、従来イオン注入を用いていた薄膜トランジスタ
のソース、ドレイン領域の形成を不純物元素を含む雰囲
気ガス中でのエネルギービームの照射により代用でき製
造工程の簡略化が可能となると同時に大面積基板への対
応も可能となった。
を用いて″1iilIIトランジスタを作成するこ′と
により、従来イオン注入を用いていた薄膜トランジスタ
のソース、ドレイン領域の形成を不純物元素を含む雰囲
気ガス中でのエネルギービームの照射により代用でき製
造工程の簡略化が可能となると同時に大面積基板への対
応も可能となった。
さらに不純物の活性化のための高温熱処理工程が不要と
なりプロセスの低温化が図れ安価で大面積化が容易なガ
ラス基板が使用可能になり製造コストが低減した。
なりプロセスの低温化が図れ安価で大面積化が容易なガ
ラス基板が使用可能になり製造コストが低減した。
また半導体薄膜の結晶性の向上と不純物の導入を同一工
程で行うことができ、製造プロセスの簡略化と低温化が
図れた。
程で行うことができ、製造プロセスの簡略化と低温化が
図れた。
なお、エネルギービームとして波長の異なる各種レーザ
ーや電子ビームあるいは赤外線等を用いてもよい。
ーや電子ビームあるいは赤外線等を用いてもよい。
また、本実施例ではシリコン中でn形となる不純物元素
として燐(P)を含む雰囲気を用いたが他の不純物元素
としてヒ素(As)を含む雰囲気を用いてもよい、さら
に、pチャネルの薄膜トランジスタを実現するためには
シリコン中でp形となる不純物元素(例えばホウ素=8
)を含む雰囲気を用いればよい。
として燐(P)を含む雰囲気を用いたが他の不純物元素
としてヒ素(As)を含む雰囲気を用いてもよい、さら
に、pチャネルの薄膜トランジスタを実現するためには
シリコン中でp形となる不純物元素(例えばホウ素=8
)を含む雰囲気を用いればよい。
また、本実施例に示した多結晶シリコン薄膜2は減圧気
相成長法により形成した物であるが他の製造方法、例え
ば非晶質薄膜を面相成長し多結晶化させた物や多結晶薄
膜に不純物ドーピングを行った物を用いてもよい。
相成長法により形成した物であるが他の製造方法、例え
ば非晶質薄膜を面相成長し多結晶化させた物や多結晶薄
膜に不純物ドーピングを行った物を用いてもよい。
なお、第2図の実施例で示したゲート電極はエネルギー
ビームにより加熱されるため高融点金属を用いることが
望ましい。
ビームにより加熱されるため高融点金属を用いることが
望ましい。
発明の効果
上記のように本発明の製造方法を用いることにより、半
導体薄膜中への不純物の導入が低温で可能となった0本
発明の製造方法を用いることにより高価なイオン注入装
置は不要となり、イオン注入に伴う課題(低スルーブツ
トや絶縁性基板時のチャージアンプ現象)も解決され大
面積基板への不純物ドーピングが可能となった。さらに
結晶性の向上や不純物の活性化のための高温での熱処理
工程が不要となったことにより作成プロセスが低温化で
き安価で大面積化が容易なガラス基板の使用が可能にな
り、かつ薄膜トランジスタの製造工程も簡略化できたた
めコストが減少した。
導体薄膜中への不純物の導入が低温で可能となった0本
発明の製造方法を用いることにより高価なイオン注入装
置は不要となり、イオン注入に伴う課題(低スルーブツ
トや絶縁性基板時のチャージアンプ現象)も解決され大
面積基板への不純物ドーピングが可能となった。さらに
結晶性の向上や不純物の活性化のための高温での熱処理
工程が不要となったことにより作成プロセスが低温化で
き安価で大面積化が容易なガラス基板の使用が可能にな
り、かつ薄膜トランジスタの製造工程も簡略化できたた
めコストが減少した。
第1図は本発明の一実施例である薄膜トランジスタの製
造方法の工程図、第2図は他の実施例の工程図、第3図
は従来の薄膜トランジスタの製造方法を示す工程図であ
る。 l・・・・・・透光性基板(ガラス基板)、2・・・・
・・多結晶シリコンFit膜、2A・・・・・・非晶質
シリコンFR膜、2′・・・・・・不純物ドープ領域、
3・・・・・・ゲート絶縁膜、4・・・・・・多結晶シ
リコン薄膜、5・・・・・・層間絶縁膜、6・・・・・
・ソース、ドレイン電極。 代理人の氏名 弁理士小鍜治明 ほか2名QJ
c+−5/
\ノ
ー ト a ロ −−埴 り 0 jコ
U踪 Q +7 、J−6
φ 叫
造方法の工程図、第2図は他の実施例の工程図、第3図
は従来の薄膜トランジスタの製造方法を示す工程図であ
る。 l・・・・・・透光性基板(ガラス基板)、2・・・・
・・多結晶シリコンFit膜、2A・・・・・・非晶質
シリコンFR膜、2′・・・・・・不純物ドープ領域、
3・・・・・・ゲート絶縁膜、4・・・・・・多結晶シ
リコン薄膜、5・・・・・・層間絶縁膜、6・・・・・
・ソース、ドレイン電極。 代理人の氏名 弁理士小鍜治明 ほか2名QJ
c+−5/
\ノ
ー ト a ロ −−埴 り 0 jコ
U踪 Q +7 、J−6
φ 叫
Claims (5)
- (1)透光性基板を用い、前記透光性基板上に半導体薄
膜を形成する工程と、前記半導体薄膜上に絶縁膜を形成
する工程と、前記絶縁膜を部分的に除去する工程と、こ
の後前記半導体薄膜を形成した基板を3族元素あるいは
5族元素を含む雰囲気ガス中に維持し半導体薄膜を形成
した基板面に対向する基板面側よりエネルギービームの
照射を行う工程とから少なくとも成る薄膜トランジスタ
の製造方法。 - (2)請求項(1)記載の薄膜トランジスタの製造方法
において、半導体薄膜として珪素を含む半導体薄膜を用
いることを特徴とする薄膜トランジスタの製造方法。 - (3)請求項(1)または請求項(2)記載の薄膜トラ
ンジスタの製造方法において、エネルギービーム照射時
の雰囲気として3族元素であるボロン(B)を構成元素
として含む雰囲気ガスを用いることを特徴とする薄膜ト
ランジスタの製造方法。 - (4)請求項(1)または請求項(2)記載の薄膜トラ
ンジスタの製造方法において、エネルギービーム照射時
の雰囲気として5族元素である燐(P)あるいはヒ素(
As)を構成元素として含む雰囲気ガスを用いることを
特徴とする薄膜トランジスタの製造方法。 - (5)請求項(1)から請求項(4)に記載の薄膜トラ
ンジスタの製造方法において、エネルギービームとして
レーザー光を用いることを特徴とする薄膜トランジスタ
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31173290A JPH04186633A (ja) | 1990-11-16 | 1990-11-16 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31173290A JPH04186633A (ja) | 1990-11-16 | 1990-11-16 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04186633A true JPH04186633A (ja) | 1992-07-03 |
Family
ID=18020809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31173290A Pending JPH04186633A (ja) | 1990-11-16 | 1990-11-16 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04186633A (ja) |
-
1990
- 1990-11-16 JP JP31173290A patent/JPH04186633A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6066516A (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices | |
JP3254072B2 (ja) | 半導体装置の作製方法 | |
US5946560A (en) | Transistor and method of forming the same | |
US20010000154A1 (en) | Thin film type monolithic semiconductor device | |
US5786241A (en) | Method for forming a thin film semiconductor device utilizing a gate and gate side walls as masks | |
JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
EP0459836B1 (en) | Method for fabricating thin-film transistors | |
JPH0794756A (ja) | 半導体装置の作製方法 | |
JPH0691032B2 (ja) | 半導体装置の製造方法 | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
JPH04186633A (ja) | 薄膜トランジスタの製造方法 | |
JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
JP3141909B2 (ja) | 半導体装置作製方法 | |
JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH02224339A (ja) | 薄膜トランジスタの作製方法 | |
JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3408242B2 (ja) | 半導体装置の作製方法 | |
JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
JP3075498B2 (ja) | 薄膜トランジスタの製造方法 |