JPH04184978A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に縦型電界効
果トランジスタと、酸化股上に多結晶シリコンで形成し
たダイオードを有する半導体装置の製造方法に関する。

〔従来の技術〕

一般に、縦型電界効果トランジスタはＭＯ３構造である
ために、静電気に対して弱いということが言われている
。この静電気対策として、第２図に等価回路図を示すよ
うに、ゲート酸化膜を保護するためのダイオードＤを縦
型電界効果トランジスタＱのゲート、ソース間に接続し
たものが採用されている。

第３図はこのようなダイオードと縦型電界効果トランジ
スタを一体に構成した半導体装置の一例を示す縦断面図
である。同図において、比抵抗が０．０１Ω・１程度の
Ｐ０半導体基板１上に０．１−１０Ω・ｃｍ程度でその
厚さが５〜５０μｍのＰ型エピタキシャル層２を有し、
ここに縦型電界効果トランジスタを形成している。すな
わち、Ｐ型エピタキシャル層２の表面部に形成された深
さ３〜６μｍのＮ型ベース領域３と、この領域内の一部
に形成された深さ約１μｍのＰ０型ソース領域４と、こ
のＰ９型ソース領域４の間の半導体基板ｌ上に、３００
〜２０００人のゲート酸化膜５を介して設けられたＮ　
＋　＋型のゲート電極としての多結晶シリコン６と、こ
れを覆うＰＳＧ等の絶縁膜７と、この上に形成したアル
ミニウム等の金属で構成されるソース電極８と、半導体
基板１の裏面に形成した金等の金属で構成されるドレイ
ン電極９とで構成されている。

一方、ダイオード部は、その直下の前記Ｐ型エピタキシ
ャル層２に形成したソース・ドレイン間の電界集中を防
止するためのＮ型ウェル層１０と、その上に形成された
厚さが５０００〜１ｏｏｏｏ人程度のフィールド酸化膜
１１と、この上に形成したＰ９型多結晶シリコン１２ａ
と、このＰ４型多結晶シリコン１２ａを囲むように形成
したＮ型多結晶シリコン１３と、さらにこのＮ型多結晶
シリコン１３を囲むように形成したＰ゛型型詰結晶シリ
コン１２ｂで構成されている。

なお、内側のＰ＋型多結晶シリコン１２ａは前記ゲート
電極としてのＮ　＋　＋型多結晶シリコン６にアルミニ
ウム等の配線１４で接続され、外側のＰ３型多結晶シリ
コン１２ｂはソース電極８に接続されている。

次にこの半導体装置の製造方法、特にダイオード部の製
造方法を第４図（ａ）および（ｂ）を用いて説明する。

先ず、第４図（ａ）のように、Ｐ゛゛半導体基板１にＰ
型エピタキシャル層２を形成した後、ダイオード部にＮ
型ウェル層１０を形成し、さらＧここの上にフィールド
酸化膜１１とゲート酸化膜５を形成した後、全面に不純
物層を含まない（ノンドープ）多結晶シリコン１５を形
成する。

次に、第４図（ｂ）のように、ダイオード部を形成する
領域、すなわち第３図および第４図（ｂ）のＸ線より内
側の領域の多結晶シリコン１５を覆うように酸化膜１６
を形成する。そして、この酸化膜１６をマスクにしてリ
ンを拡散し、酸化膜１６で覆われていない領域の多結晶
シリコンをＮ　ｌｉ　ｌｉ型とする。

その後、第３図に示したように、多結晶シリコン１５を
Ｘ線の外側部分で分離させ、Ｎ　４４型とした多結晶シ
リコン６はさらにパターニングして縦型電界効果トラン
ジスタのゲート電極とし、ダイオード部の多結晶シリコ
ンには選択的にリンやポロン等を導入し、Ｐ９型多結晶
シリコン１２ａ。

１２ｂとＮ型多結晶シリコン１３とを形成する。

以下、常法により縦型電界効果トランジスタを形成する
ことで、第３図の半導体装置が形成される。

〔発明が解決しようとする課題〕

このような従来の製造方法では、多結晶シリコンに対し
てＸ線よりも内側を被覆した酸化膜１６をマスクにして
リン拡散を行うため、第５図（第４図（ｂ）のＡ部分の
拡大図）に示すように、リンの横方向の拡散によりダイ
オード部としての多結晶シリコンの一部にまでリンが拡
散され、この部分はＮ″９型の多結晶シリコンとなって
いる。そして、多結晶シリコンはこのＸ線よりも外側で
エツチングしているため、Ｎ＋＋型の多結晶シリコンが
ダイオード部に残されることになる。さらに、この後の
工程で高温の熱処理を行っているため、このＮ゛型の部
分から内側へリンが拡散し、ダイオード部の外側のＰ型
多結晶シリコン１２ｂに不純物勾配が生じることになる
。

通常、ダイオードのブレークダウン電圧は低濃度側（こ
こでは、Ｎ型多結晶シリコン）でほぼ決定されるため、
このような不純物勾配が生じていると、ゲートにプラス
を印加した場合とマイナスを印加した場合でブレークダ
ウン電圧が異なったり、・静電気に対する耐量がばらつ
くことがあり、またロフト間、ウェハ間におけるばらつ
きも大きくなるという問題が生じる。

本発明の目的は、安定したブレークダウン電圧を得ると
ともに、静電気に対する耐量を安定させ、さらにロット
間やウェハ間のばらつきを小さくした半導体装置の製造
方法を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、多結晶シリコン上に
ダイオード部の境界線よりも外側に突出させたマスクを
形成し、このマスクを利用して多結晶シリコンに縦型電
界効果トランジスタのゲート電極を形成するための不純
物の導入を行う工程と、多結晶シリコンをダイオード部
の境界線でエツチングして境界線よりも外側の部分を除
去する工程と、エツチングで残されたダイオード部の多
結晶シリコンに不純物を選択的に導入してダイオードを
形成する工程を含んでいる。

この場合、ゲート電極を形成する際の不純物の導入をイ
オン注入法によって行うことが好ましい。

〔作用〕

本発明方法によれば、ゲート電極を形成する際の不純物
導入によってダイオード部の境界線内に拡散された不純
物を、エツチング工程で除去するため、ダイオード部に
不純物勾配が生じることを防止する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）ないしくｅ）は本発明の製造方法、特にダ
イオード部の製造方法の一実施例を工程順に示す縦断面
図である。

先ず、第１図（ａ）に示すように、Ｐ゛型半導体基板１
にＰ型エピタキシャル層２を形成した後、ダイオード部
にＮ型ウェル層１０を形成し、さらにこの上にフィール
ド酸化膜１１とゲート酸化膜５を形成した後、全面にノ
ンドープの多結晶シリコン１５を成長し、さらにその表
面に厚さが１５００人程度０酸化膜１６を形成する。

次いで、第１図（ｂ）のように、リソグラフィ技術によ
りダイオード部としての多結晶シリコン１５の境界Ｘ線
よりも多少外側に突き出たＹ線まで酸化膜１６を残し、
これをマスクにして多結晶シリコン１５の抵抗を下げる
ためにリン拡散を行い、ダイオード部以外の多結晶シリ
コン１５を、Ｎ＋＋型多結晶シリコン６とする。このと
き、リンは横方向に拡散するが、Ｘ線よりも内側にまで
は拡散しないようにＹ線位置を設定する。したがって、
ダイオード部の多結晶シリコンはノンドープのままであ
る。

その上で、多結晶シリコン１５を選択的にエツチングし
、ダイオード部と、縦型電界効果トランジスタ部のゲー
ト電極とをそれぞれパターン形成する。

次いで、第１図（Ｃ）のように、エツチングした多結晶
シリコンの表面にチャネリング防止のため５００人程０
の酸化膜１７を形成し、５Ｅ１３〜５Ｅ１４程度のリン
をイオン注入する。その後、１１００〜１２００°Ｃで
深さが３〜６μｍとなるように熱処理を行う。このとき
、ダイオード部はンンドープ多結晶シリコンからＮ型の
多結晶シリコン１３となる。

次に、第１図（ｄ）のように、リソグラフィ技術により
ダイオード部では外側および内側のＰ１型多結晶シリコ
ン１２ａ、１２ｂを形成するように、また縦型電界効果
トランジスタ部ではＰ１型のソース領域４を形成するよ
うにフォトレジスト１Ｂを残す。

次いで、第１図（ｅ）に示すように、前記フォトレジス
ト１８をマスクとして５Ｅ１５〜５Ｅ１６程度のボロン
等のイオン注入を行い、その後１０００℃程度の熱処理
を行う、ダイオード部では、この　。

イオン注入された部分がＮ型多結晶シリコン１３を囲む
ようにＰ４型多結晶シリコン１２ａ、１２ｂとなる。な
お、縦型電界効果トランジスタ部のＮ　＋　４型多結晶
シリコン６はリン拡散での不純物量が高いため、このイ
オン注入では影響を受は難く、Ｎ゛のままである。

その後、第３図に示したように、ＰＳＧ絶縁膜７の成長
、コンタクト形成、ソース電極８およびドレイン電極９
を形成することで半導体装置が完成される。

この製造方法によれば、第１図（ａ）の工程で酸化膜１
６をダイオード部の境界となるＸ線よりも外側のＹ線に
まで形成し、その後Ｘ線に沿って多結晶シリコン１５を
エツチングしているので、リンの横方向拡散によってＹ
線からＸ線方向への一部がＮ″″型とされても、この部
分はエツチングにより除去されるため、ダイオード部に
Ｎ型の不純物が存在することがない。これにより、ダイ
オード部の多結晶シリコンに不純物勾配が生じることは
なく、外側のＰ型多結晶シリコン１２ｂを均一不純物濃
度とする。したがって、ダイオードのブレークダウン電
圧が安定化され、静電気に対する耐量も安定化され、か
つロット間、ウェハ間におけるばらつきも改善される。

ここで、第１図（ａ）の工程におけるリン拡散を、フォ
トレジストをマスクとしたリンのイオン注入に換えても
よい。このようにすれば、多結晶シリコン１５中のリン
の横方向拡散はイオン注入の方が少ないため、Ｘ線とＹ
線の距離を短くでき、高集積化を進めることができる利
点がある。

〔発明の効果〕

以上説明したように本発明は、ゲート電極を形成する際
の不純物導入によってダイオード部の境界線内に拡散さ
れた不純物を、エツチング工程で除去するため、ダイオ
ード部に不純物勾配が生じることを防止でき、これによ
りダイオードのブレークダウン電圧が安定化され、静電
気に対する耐量も安定化され、かつロット間、ウェハ間
におけるばらつきも改善されるという効果がある。

【図面の簡単な説明】

第１図（ａ）ないしくｅ）は本発明の一実施例を製造工
程順に示す縦断面図、第２図は静電耐圧を向上させた縦
型電界効果トランジスタの等価回路図、第３図は第２図
の縮型電界効果トランジスタの一例を示す縦断面図、第
４図（ａ）および（ｂ）は従来の製造方法の工程一部を
示す縦断面図、第５図は第４図（ｂ）のＡ部分の拡大図
である。 １・・・Ｐ＋型半導体基板、２・・・Ｐ型エピタキシャ
ル層、３・・・Ｎ型ベース領域、４・・・Ｐ型ソース領
域、５・・・ゲート酸化膜、６・・・Ｎ゛型多結晶シリ
コン、７・・・ＰＳＧ絶縁膜、８・・・ソース電極、９
・・・ドレイン電極、１０・・・Ｎ型ウェル層、１１・
・・フィールド酸化膜、１２ａ、１２ｂ・・・Ｐ゛型多
結晶シリコン、１３・・・Ｎ型多結晶シリコン、１４・
・・配線、１５・・・ノンドープ多結晶シリコン、１６
．１７・・・酸化膜、１８・・・フォトレジスト。

Claims (1)

1. 【特許請求の範囲】 １、縦型電界効果トランジスタ部と、ダイオード部とを
   半導体基板に一体に形成し、前記縦型電界効果トランジ
   スタのゲート電極とダイオード部とを同一の多結晶シリ
   コンで形成してなる半導体装置の製造方法において、前
   記多結晶シリコン上にダイオード部の境界線よりも外側
   に突出させたマスクを形成し、このマスクを利用して前
   記多結晶シリコンに前記ゲート電極を形成するための不
   純物の導入を行う工程と、前記多結晶シリコンをダイオ
   ード部の境界線でエッチングして境界線よりも外側の部
   分を除去する工程と、エッチングで残されたダイオード
   部の多結晶シリコンに不純物を選択的に導入してダイオ
   ードを形成する工程を含むことを特徴とする半導体装置
   の製造方法。 ２、ゲート電極を形成する際の不純物の導入をイオン注
   入法によって行う特許請求の範囲第１項記載の半導体装
   置の製造方法。