JPH04179272A

JPH04179272A - 薄膜半導体装置の製造方法

Info

Publication number: JPH04179272A
Application number: JP30610190A
Authority: JP
Inventors: Taketo Hikiji; 丈人曳地; Shigeru Yamamoto; 滋山本
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1990-11-14
Filing date: 1990-11-14
Publication date: 1992-06-25
Anticipated expiration: 2013-11-05
Also published as: JP2819821B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、アクティブマトリックス型デイスプレィ、イ
メージセンサ、プリントヘッド等の駆動用に利用される
薄膜半導体装置に係り、特に、動作スピードの高速化が
図れる薄膜半導体装置の製造方法に関するものである。

〔従来の技術〕

この種の薄膜半導体装置として、ＭＯＳ型の薄膜トラン
ジスタを例に挙げて説明すると、第９図〜第１０図に示
すようにカラス基板（ｇ）と、このガラス基板（ｇ）上
に形成されたゲート電極（ｇｔ）と、このゲート電極（
ｇｔ）を被覆するゲート絶縁脱け）と、このゲート絶縁
膜口］）上に積層されたれたアモルファスシリコンの半
導体層（ｊ）と、半導体層（ｊ）上に設けられた保護膜
（ｋ）と、ｎ＋−アモルファスシリコンのオーミック接
触形成層（ｍ）を介して上記半導体層（ｊ）の両端側に
設けられたソース電極（ｓｔ）　　・トレイン電極（ｄ
ｔ）等でその主要部を構成する「逆スタガー型」と称す
るものや、第１１図〜第１２図に示すようにガラス基板
（ｇ）と、ガラス基板（ｇ）」二に設けられたアモルフ
ァスシリコンの半導体層（ｊ）と、ｎ“−アモルファス
シリコンのオーミック接触形成層（ｍ）を介して上記半
導体層（ｊ）の両端側に設けられたソース電極（Ｓ［）
・ドレイン電極（ｄｔ）と、これ等ソース電極（ｓｔ）
　　・トレイン電極（ｄＤに接続された信号配線（ｎ）
と、上記半導体層（ｊ）を被覆するゲート絶縁膜（１１
）と、このゲート絶縁膜（ｈ）上に設けられたゲート電
極（ｇｔ）等でその主要部を構成する「スタヵー型」と
称するもの等が知られている。

そして、これ等ＭＯＳ型の薄膜トランジスタにおいては
、上記ソース電極（ｓｔ）及びトレイン電極（ｄｔ）間
にトレイン電圧（Ｖ＋＋）を印加し、かっ、ゲート電極
（ｇ［）にゲート電圧（Ｖ６）を印加することで」二記
半導体層（ｊ）にチャンネルが形成されトランジスタは
ＯＮ状態となってドレイン電流（Ｉ　Ｄ）か流れる一方
、ゲート電圧（Ｖ６）を下げていくに従い半導体層（ｊ
）にチャンネルが形成されなくなりトランジスタはＯＦ
Ｆ状態になってトレイン電流（ＩＤ）が流れなくなるも
ので、」二連したアクティブマトリックス型デイスプレ
ィやイメージセンサ等の駆動用に利用されているもので
ある。

ところで、この種の薄膜半導体装置を製造する際におい
て、最初に形成されるゲート電極（ｇｔ）、ソース電極
（ｓｔ）　　・トレイン電極（ｄｔ）　、並びに信号配
線（ｎ）等の第一配線部については、上記ガラス基板（
ｇ）等絶縁性基板との密着性に優れ、しかも、後工程に
おける加熱処理において変質し難い耐熱性を具備した導
電性材料でこれを構成することを必要とし、従来、タン
タル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、
及びクロム（叶）等の高融点金属材料が利用されており
、特に、これ等材料群の中でその耐電食性が優れしかも
陽極酸化膜の形成に伴い耐圧を向」−できるタンタルが
広く利用されている。

しかし、ガラス基板等の絶縁性基板上にスパッタリング
法にてタンタルの薄膜を形成した場合、このタンタル薄
膜は正方格子（ｔｅｔｒａｇｏｎａｌ）構造を有する抵
抗値の高いβ−タンタルとなる欠点があり、その電気抵
抗に基づく信号の遅れが顕著になって半導体装置におけ
る動作スピードの高速化を図る上で大きな問題となって
いた。

一方、β−タンタルよりその導電率が優れているＴａ−
Ｗ、　Ｔａ−Ｍｏ等タンタル合金も一部において利用さ
れているが、このタンタル合金をゲート電極等に適用し
た場合、陽極酸化膜を形成してもその耐圧向」二に寄与
しない欠点があり、更に、α−タンタルに較べて導電率
も劣る欠点があった。

このような技術的背景の下、本発明者はβ−タンタルや
タンタル合金に較へてその抵抗値が低いα−タンタルを
絶縁性基板面へ着膜可能にすることで動作スピードの高
速化が図れた薄膜半導体装置を既に提供している。

すなわち、この技術的手段は、第１３図に示すようにゲ
ート電極（ｇｔ）等の第一配線部を、体心立方格子構造
を有しかつα〜タンタルとその格子定数が同−又は近似
の導電性材料（例えば、ＴａＭｏａ金又はＴａＷ合金）
にて形成された基板側配線基部（ａ）と、この基板側配
線基部（ａ）上に積層されたタンタルの積層配線部（ｂ
）とで構成したことを特徴とするもので、基板側配線基
部（ａ）にに積層された積層配線部（ｂ）が上記基板側
配線基部（ａ）の体心立方格子構造を受は継いで成長を
しβ−タンタルでなしに体心立方格子構造を有するα−
タンタルで構成されるこきになるため、絶縁性基板（ｇ
）上に面接触されて設けられたゲート電極（ｇｔ）等第
一配線部の導電率が向上し、その動作スピードが高速化
された薄膜半導体装置を提供できる手段であった。

ところで、この技術的手段を適用してケート電極等の第
一配線部を形成する場合、通常、ＴａターゲットとＭｏ
又はＷターゲットを用いた以下のようなスパッタリング
法にて行われている。

すなわち、第１４図（Ａ）に示すようにガラス基板（ｇ
）上へ体心立方格子構造を有しかつα−タンタルとその
格子定数が近似するＴ　ａ、Ｍ　ｏ合金（ＴａＭｏ　）
を第１５図に示す着膜速度条件に従いスパッタリング法
にて所定の厚みに成膜する。

次いで、第１５図に示すようにＴａとＭＯの着膜速度を
０にして一旦スバッタリングを停止した後、Ｔａの着膜
速度のみを第１５図に示すように上げた状態で再度スパ
ッタリングを行い、第１４図（Ｂ）に示すようにＴａＭ
ｏ合金（ＴａＭｏ）上へ所定の厚みのタンタル（Ｔａ）
を成膜する。この場合、このタンタル（Ｔａ）は上記Ｔ
ａＭｏ合金（Ｔａ、Ｍｏ）の体心立方格子構造を受は継
いで成長をしα−タンタルとなる。

そして、ＴａＭｏ合金（ＴａＭｏ）とタンタル（Ｔａ）
の積層膜をパターニングし、第１４図（Ｃ）に示すよう
なＴａＭｏ合金の基板側配線基部（ａ）とα−タンタル
の積層配線部（ｌ〕）とで構成されたゲート電極等の第
一配線部（１）を形成するものであった。

〔発明か解決しようとする課題〕

しかし、ＴａＭｏ合金（ＴａＭｏ）を成膜し、−旦スバ
ッタリングを停止した後、改めてタンタル（Ｔａ）を成
膜するという」二記「２段階着膜法刀に従って第一配線
部（１）を形成した場合、ＴａＭｏ合金（ＴａＭｏ）と
タンタル（Ｔａ）の界面においてその両者間の格子定数
の違いに伴う結晶構造の歪みが発生し、タンタル（Ｔａ
　）の歪みを有する部位の導電率が低下してしまう問題
点があった。

尚、」二記ＴａＭｏ合金＋（ＴａＭｏ）とタンタル（Ｔ
ａ）間の歪みはタンタル（Ｔａ）の膜厚が大きくなるに
つれて徐々に緩和され、第１６図に示すようにタンタル
（Ｔａ、）の膜厚に応じてその抵抗値が低減するため、
ＴａＭ。

合金（ＴａＭｏ　）上に積層するタンタル（Ｔａ）の膜
厚を大きく設定することで導電率の低下を防止すること
は可能である。

しかし、その分、目的の導電率を求めるためにはタンタ
ル（Ｔａ、）の膜厚を大きく設定せざるを得なくなり、
薄膜半導体装置における平坦化の要請に反してしまう問
題点かあった。

本発明は以上の問題点に着目してなされたもので、その
課題とするところは、第一配線部におけるタンタル（Ｔ
ａ）の膜厚を大きく設定しなくても目的の導電率が得ら
れる薄膜半導体装置の製造方法を提供することにある。

〔課題を解決するための手段〕

すなわち本発明は、絶縁性基板と、この絶縁性基板に設けられた半導体層と、少なくともそ
の一部を上記絶縁性基板上に面接触させて設けられＴａ
、Ｍｏ　（タンタルモリブデン）合金又はＴａＷ（タン
タルタングステン）合金の基板側配線基部とこの上に積
層されたＴａ　（タンタル）の積層配線部より成る第一
配線部、を備える薄膜半導体装置の製造方法を前提とし、上記Ｔ
　ａ、Ｍ　ｏ合金又はＴａＷ合金の基板側配線基部用皮
膜をスパッタリング法により成膜する第一成膜工程と、この基板側配線基部用皮膜を構成するＭｏ　（モリブデ
ン）又はＷ（タングステン）の着膜速度を連続的に下げ
る一方、Ｔａの着膜速度を連続的に上げてそのＭｏ又は
Ｗの含有量が着膜方向に亘って連続的に減少しているＴ
ａＭｏ合金又はＴａＷ合金の中間皮膜をスパッタリング
法により基板側配線基部用皮膜上へ連続的に成膜する第
二成膜工程と、この中間皮膜上へスパッタリング法によ
りＴａの積層配線部用皮膜を連続的に成膜する第三成膜
工程、とを具備することを特徴とするものである。

この様な技術釣手ｉ段において上記絶縁性基板を構成す
る材料としては、従来と同様に、ガラス、石英、セラミ
ックス等が利用でき、また、この絶縁性基板に設けられ
る半導体層を構成する材料としては、ポリシリコン（ｐ
ｏｌｙ−３ｉ）やアモルファスシリコン（ａ−３ｉ：Ｈ
）等が利用できる。

また、第一成膜工程においてＴａＭｏ合金又はＴａＷ合
金の基板側配線基部用皮膜を成膜するスパッタリング法
としては、ＴａターゲットとＭＯツタ−ット又はＴａタ
ーゲットとＷターゲットを用い夫々のり−ゲットに加え
る電力量を調整して所定の着膜速度に設定し、目的のＴ
ａＭｏ合金又はＴａＷ合金を合成すると同時に成膜する
同時スパッタリングが適用できる他、目的のＴａＭｏ合
金又はＴａｌｌｌ合金に対応した単一のターゲットを用
いてスパッタリングを行うことも可能である。尚、基板
側配線基部用皮膜を構成するＴａＭｏ合金又はＴａＷ合
金中のタンタルの配合割合は、例えば、６０〜８５ａ【
％程度に設定されている。

次に、第二成膜工程において上記基板側配線基部用皮膜
を構成するＭｏ又はＷの着膜速度を連続的に下げる一方
、Ｔａの着膜速度を連続的に上げてそのＭｏ又はＷの含
有量が着膜方向に亘って連続的に減少しているＴ　ａ、
Ｍ　ｏ合金又はＴａＷ合金の中間皮膜を連続的に成膜す
るスパッタリング法としては、基板側配線基部用皮膜の
成膜に「同時スパッタリング」を適用している場合には
各ターゲットに加える電力量を調整してＭｏ又はＷの着
膜速度を連続的に下げる一方、Ｔａの着膜速度を連続的
に上げることにより上記中間皮膜の成膜が可能である。

一方、基板側配線基部用皮膜の成膜にＴａλ（０合金又
はＴａＷ合金に対応した「単一のターゲットＡを用いた
スパッタリング法が適用されている場合には、上記「単
一のターゲット」に対して一定の距離を設けてＴａター
ゲットを並置し、一定の速度で絶縁性基板を搬送するこ
とにより、Ｔａターゲット、ＴａＭｏターゲットを基板
が順次通過する際に上記中間皮膜の成膜が可能である。

次に、第三成膜工程において中間皮膜」二へスパッタリ
ング法によりＴａの積層配線部用皮膜を連続的に成膜す
ると、このＴａの積層配線部用皮膜は基板側配線基部用
皮膜と中間皮膜の体心立方格子構造（ｂｃｃ　−＝−ｂ
ｏｄｙ−ｃｅｎｔｅｒｅｄ　ｃｕｂｉｃ　１ａｔｔｉｃ
ｅ　）を受は継いで成長をし、体心立方格子構造を有す
る抵抗値の低いα−タンタルとしての皮膜になるもので
ある。

因みに、ＭｃＧＲＡＷ−ＨＩＬＬ　ＢＯＯＫ　ＣＯＭＰ
ＡＮＹ社発行のｆｆＨａｎｄｂｏｏｋ　ｏｆ　Ｔｈ１ｎ
　Ｆｉｌｍ　Ｔｅｃｈｎｏｌｏｇｙｊから正方格子構造
を有するβ−タンタルと、体心立方格子構造（ｂｃｃ　
）を有するα−タンタルの比抵抗（μΩ・ｃｍ）のデー
タをみてみると、β−タンタルは１８０〜２２０μΩ・
Ｃｍであるのに対しα−タンタルは２５〜５０μΩ・Ｃ
ｍであり、このα−タンタルはバルク（１３μΩ・ａｍ
）と同程度に低い値を示していることが分かる。

ここで、」二記中間皮膜は、Ｍｏ又はＷの含有量が着膜
方向に亘って連続的に減少しているＴａＭｏ合金又はＴ
ａＷ合金で構成され、この中間皮膜とＴａＭｏ合金又は
ＴａＷ合金により構成された基板側配線基部用皮膜との
間の組成が近似して各格子定数の違いも小さいため中間
皮膜・と基板側配線基部用皮膜の界面における結晶構造
の歪みが少なくなる一方、上記中間皮膜とＴａの積層配
線部用皮膜との間の組成も近似して各格子定数の違いも
小さいため中間皮膜と積層配線部用皮膜の界面における
結晶構造の歪みも少なくなる。

従って、Ｔａの積層配線部用皮膜内における結晶構造の
歪みが減少することに伴い、中間皮膜との界面における
積層配線部用皮膜の導電率の低下を最小限に抑えること
が可能になるため、Ｔａの膜厚を大きく設定しなくとも
目的の導電率が得られる利点を有している。

尚、ＴａＭｏ合金を成膜し一旦スバッタリングを停止し
た後、改めてタンタルを成膜する「２段階着膜法１によ
り第一配線部を形成した場合においても、ＴａＭｏ合金
の基板側配線基部用皮膜より若干のＭｏが積層配線部用
皮膜内へ拡散してこれ等界面に本発明の中間皮膜に相当
する薄膜（すなわちん（０の含有量が連続的に減少して
いるＴａＭｏ合金の薄膜）が僅かながら形成されるが、
この程度の薄膜では上記歪みを充分に緩和できないこと
が確認されている。

次に、この技術的手段において第一配線部とは薄膜半導
体装置の製造工程中において最初に形成され少なくとも
その一部が絶縁性基板と面接触して設けられる配線部を
意味し、例えば、上記「逆スタガー型Ａ　トランジスタ
におけるゲート電極や「スタガー型Ａ　トランジスタに
おけるソース電極・ドレイン電極及び信号配線等がこれ
に相当し、また、バイポーラ型の薄膜トランジスタにお
いて最初に形成される配線部等もこれに相当する。

〔作用］上述したような技術的手段によれば、Ｔａλ（ｏ合金又は゛「ａＷ金合金基板側配線基部用皮
膜をスパッタリング法により成膜する第−成膜上程と、この基板側配線基部用皮膜を構成するλ（０又は１ｖの
着膜速度を連続的に下げる一方、Ｔａの着膜速度を連続
的に上げてそのＭＯ又は〜ｊ′の含有量が着膜方向に亘
って連続的に減少しているＴａＭｏ合金又はＴａＷ合金
の中間皮膜をスパッタリング法により基板側配線基部用
皮膜上へ連続的に成膜する第二成膜工程と、この中間皮膜上へスペックリンク法によりＴａの積層配
線部用皮膜を連続的に成膜する第二成膜工程、とを具備しており、第一４成膜玉程において成膜された中間皮膜はＭ。

又はＷの含有量か着膜方向に亘って連続的に減少してい
るＴａ、ＭｏＦ”を金又はＴａＷ合金で構成され、この
中間皮膜とＴａＭｏ合金又はＴ　ａ　Ｗ合金により構成
された基板側配線基部用皮膜との間の組成が近似して各
格子定数の違いも小さいため中間皮膜と基板側配線基部
用皮膜の界面における結晶構造の歪みが少な（なる一方
、上記中間皮膜とＴａの積層配線部用皮膜との間の組成
も近似して各格子定数の違いも小さいため中間皮膜と積
層配線部用皮膜の界面における結晶構造の歪みも少なく
なる。

〔実施例〕

以下、本発明を「逆スタガー型」の薄膜トランジスタに
適用・した実施例について図面を参照して詳細に説明す
る。

すなわち、この実施例に係る薄膜トランジスタは第１図
〜第２図に示すようにガラス基板（１）と、このガラス
基板（１）上に面接触させて設けられたゲート電極（２
０）並びに第一配線（３０）と、上記ゲート電極（２０
）を被覆するＳｉ、Ｎ＋製のゲート絶縁膜（４）と、こ
のゲート絶縁膜（４）上に形成されたイントリンシック
アモルファスシリコン（ｉａ−８ｉ・旧制の半導体層（
５）と、この半導体層（５）１．＝のゲート電極（２０
）と対応する部位に設けらねたＳｉ、Ｎ、製のトップ絶
縁膜（６）と、上記゛１′導体層（５）の両端部上に設
けられｎ　−アモルファスシリコン製オーミック接触形
成層（圓）とこのオーミック接触形成層（７０）　」−
に設けられＣｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ又はこれ等のシ
リサイド等にて形成されたベリア７メタル層（８０）か
ら成るソース電極（７）・ドレイン電極（８）と、上記
バリアメタル層（８０）の一部を露出させた状態で着膜
されたポリイミド製の層間絶縁膜（９０）と、この層間
絶縁膜（９０）の露出部を介しに記バリアメタル層（８
０）に接続させて設けられたアルミニウム製の第二配線
（９１）と、これ等全体を被覆するＳｉｎ、製のパシベ
ーション膜（９２）とでその主要部が構成され、かつ、
上記ゲート電極（２０）と第一配線（３０）が、厚さ２
５０人でＴａＭｏ合金（Ｍｏの配合割合３５ａｔ曽製の
基板側配線基部（２１）と、この基板側配線＋（（部（
２１）　ｈに設げられ厚さ５１］０人で八（０の含有量
がその着膜方向に亘って連続的に減少しているＴａＭｏ
６余製の中間皮膜（２２）と、この中間皮膜（２２）上
に設けられ厚さ２２５０人でＴａ製の積層配線部（２３
）と、これ等表面に形成されたＴａ００の陽極酸化膜（
２，４）とで構成されているものである。

そして、この薄膜トランジスタは以下の工程に従って製
造されているものである。

すなわち、ＴａターゲットとＭｏターケットを用い夫々
のターゲットに加えるミノＪｆｆｉを適宜調整して第４
図に示ず着膜速度に設定された「同時スパッタリング刃
によりガラス基板（１）」−に厚さ２５０人でＴ　ａ　
Ｍ　ｏ合金（Ｍ　ａの配合割合３５ａｔ％）製の基板側
配線基部用皮膜（２５）を成膜しく第３図・Ａ参照）、
かつ、各ターゲットに加えるミノ［を調整して第４図に
示すようにＭｏの着膜速度を連続的に下げる一方、Ｔａ
の着膜速度を連続的に上げて厚さ５００人でＭｏの含有
量がその着膜方向に亘って連続的に減少しているＴａλ
１０合金製の中間皮膜（２２）を上記基板側配線基部用
皮膜（２５）上へ連続的に成膜した後（第３図Ｂ参照）
、第４図に示す着膜速度に従、って上記中間皮膜（２２
）　−１−”　”ｌ−さ２２５ＯＡでＴａ製の積層配線
部用皮膜（２６）を成膜する（第３図Ｃ参照）。

この場合、Ｔａの積層配線部用皮膜（２６）は上記基板
側配線基部用皮膜（２５）と中間皮膜（２２）の体心立
方格子構造（ｂｃｃ　・−ｂｏｄｙ−ｃｅｎｔｅｒｅｄ
　ｃｕｂｉｃｌａｔｔｉｃｅ　）を受は継いで成長をし
体心立方格子構造を有する低抵抗のα−タンタルになっ
ており、かつ、上記基板側配線基部用皮膜（２５）　、
中間皮膜（２２）　、及び、積層配線部用皮膜（２６）
中の組成比（すなわち、各皮膜の深さ方向のＴａとＭｏ
のコンテントプロファイル）について、例えは、ＲＢＳ
（ラサフォード・バック・スパッタリング法ようになっ
ていた。

次いで、これ等基板側配線基部用皮膜（２５）、中間皮
膜（２２）　、及び積層配線部用皮膜（２６）をフォト
リゾグラフィー工程とＣＦ、系のエツチング剤を用いた
エツチング工程により第３図（Ｄ）に示すようにパター
ニングすると共に、これ等皮膜表面を陽極酸化処理し第
３図（Ｅ）に示すようなＴａＯ３の陽極酸化膜（２４）
を形成して図示外のゲート電極と第一配線を設ける。

尚、これ等ゲート電極と第一配線以外の各構成部材は従
来と同様の方法により形成されている。

すなわち、第６図（Ａ）に示すように上記ゲート電極と
第一信号配線を形成した後、その厚さが３０００人でＳ
ｉ、Ｎ、のデー１〜絶縁膜用皮膜（４’）、厚さが５０
０人でイントリンシックアモルファスシリコン（ｉａ−
３ｉ：Ｉｔ）の半導体層皮膜（５”）、及び厚さが１５
００人でＳ　ｉ　、　Ｎ　、、のトップ絶縁膜用皮膜（
６′）を順次ＰＣＶＤ法により連続的に着膜しく第６図
Ｂ参照）、かつ、上記トップ絶縁膜用皮膜（６°）を第
６図（Ｃ）に示すようにウェットエツチング法によりパ
ターニングしてトップ絶縁膜（６）を形成する。

次いで、この面一ヒにソース電極・ドレイン電極形成用
の厚さ１０００人でｎ＋−アモルファスシリコンのオー
ミック接触形成層皮膜（７１）とその厚さが１５００人
でＣｒ、　Ｍｏ＋　Ｔ＋、　Ｔａ、　Ｗ又はこれ等のシ
リサイドで形成されたバリアメタル層皮膜（８１）を順
次ＰＣＶＤ法とスパッタリング法により着膜しく第６図
Ｉ〕参照）、かつ、これ等をフォトリゾクラフィー処理
とウェットエツチング法によりパターニングした（第６
図Ｅ−Ｇ参照）後、第６図ＣＨ）に示すようにポリイミ
ド樹脂の層間絶縁膜（９０）を着膜する。

更に、第６図（１）に示すようにエツチング処理により
その一部を除去してピア・ホール（９３）を開設し、こ
の面上に第二配線形成用のアルミニウムをスパッタリン
グ法により着膜し、かっ、ウェットエツチング法により
パターニングして第二テ配線（９１）を設けた後、その
全面にＳｉ帆のパシベーション膜（９２）を着膜してこ
の薄膜トランジスタは製造されている。

このように構成された実施例に係る薄膜トランジスタは
、従来のｌ・ランジスタと同様、ソース電極（７）・ド
レイン電極（８）間にトレイン電圧（ＶＤ）を印加し、
かつゲート電極（２ｏ）にゲート電圧（ＶＧ）を印加す
ることで半導体層（５）にチャンネルが形成されてＯＮ
状態として作用する一方、ゲート電圧（Ｖ６）を下げて
いくに従い上記チャンネルか形成されなくなってＯＦＦ
状態として作用するものである。

そして、この実施例に係る薄膜トランジスタにおいては
、上記ゲート電極（２０）並びに第一配線（３０）が厚
さ２５０ＡでＴａＭｏ合金製の基板側配線基部（２１）
と、この基板側配線基部（２］）ｌに設けられ厚さ５０
０人でＭｏの含有量がその着膜方向に亘って連続的に減
少しているＴａＭｏ合金製の中間皮膜（２２）と、この
中間皮膜（２２）上に設けられ厚さ２２５０人でＴａ製
の積層配線部（２３）と、これ等表面に「形成されたＴ
　ａ　Ｏｘの陽極酸化膜（２４）とで構成されており、
上記積層配線部（２３）が基板側配線基部（２１）と中
間皮膜（２２）であるＴａＭｏ合金の体心立方格子構造
を受は継いで成長をし、抵抗値の低いα−タンタルで構
成されることとなるため、ゲート電極（２０）と第一配
線（３０）の導電率か従来に較べて著しく高くなってい
る。

従って、この実施例に係る薄膜トランジスタにおいては
、飛躍的な動作スピードの高速化が図れる利点を有して
いる。

しかも、上記中間皮膜（２２）は、Ｍｏの含有量か着膜
方向に亘って連続的に減少しているＴａＭｏ合金で構成
され、この中間皮膜（２２）とＴ　ａ　１１＋　ｏ合金
により構成された基板側配線基部（２１）との間の組成
が近似して各格子定数の違いも小さいため中間皮膜（２
２）と基板側配線基部（２１）間の界面における結晶構
造の歪みか少なくなる一方、上記中間皮膜（２２）とＴ
ａの積層配線部（２３）との間の組成も近似して各格子
定数の違いも小さいため中間皮膜（２２）と積層配線部
（２３）間の界面における結晶構造の歪みも少なくなる
。

従って、積層配線部（２３）内における結晶構造の歪み
が減少することに伴い、中間皮膜（２２）との界面にお
ける積層配線部（２３）の導電率の低下を最小限に抑え
ることが可能となり、Ｔａの膜厚を大きく設定しなくと
も目的の導電率か得られるため、配線部が形成された部
位と配線部が形成されない部位との段差か小さくなって
薄膜半導体装置の平坦化の要請に寄与でき゛る利点を有
している。

尚、この実施例においてはＴａターケットとＭｏターゲ
ットを用いた「同時スパッタリングｊにより中間皮膜（
２２）等が成膜されているが、第７図〜第８図に示され
たＴａＭｏターゲットとＴａターゲットを用いた「イン
ライン装置力により上記中間皮膜（２２）等を成膜する
ことも可能である。

すなわち、スパッタリング室（１０）内にＴａＭｏター
ゲット（１１）とＴａターゲット（１２）を適宜距離を
設けて並置する。このように配置することで第８図に示
すようにＴａＭｏターゲッＩ・（ＩＩ）とＴａターゲッ
ト（１２）との隣接部位にＴａターゲッ１−（１２）に
近づくにつれてそのＭｏａ度が低くなる一方、Ｔａ濃度
が高くなるＴａＭｏ混合ガスで満たされた領域が形成さ
れる。

従って、このスパッタリング室（１０）内へガラス基板
（１）を搬入し、かつ、上記領域を通過させることによ
りこのガラス基板（１）」ニへ基板側配線基部用皮膜、
中間皮膜、及び、積層配線部用皮膜を順次連続的に成膜
することができる。

〔発明の効果〕

本発明によれば、第二成膜工程において成膜された中間皮膜はＭ。

又はＷの含有量か着膜方向に亘って連続的に減少してい
るＴａＭｏ合金又はＴａＷ合金で構成され、この中間皮
膜とＴ　ａ　Ｍ　ｏ合金又はＴａＷ合金により構成され
た基板側配線基部用皮膜との間の組成が近似して各格子
定数の違いも小さいため中間皮膜と基板側配線基部用皮
膜の界面における歪みが少なくなる一方、上記中間皮膜
とＴａの積層配線部用皮膜との間の組成も近似して各格
子定数の違いも小さいため中間皮膜と積層配線部用皮膜
の界面における歪みも少なくなる。

従って、Ｔａの積層配線部用皮膜内における結晶構造の
歪みが減少することに伴い、中間皮膜との界面における
積層配線部用皮膜の導電率の低下を最小限に抑えること
が可能となり、Ｔａの膜厚を大きく設定しなくとも目的
の導電率か得られるため、配線部が形成された部位と配
線部が形成されない部位との段差が小さくなって薄膜半
導体装置の平坦化の要請に寄与できる効果を有している
。

【図面の簡単な説明】

第１図〜第８図は本発明の実施例を示しており、第１図
は実施例に係る薄膜トランジスタの概略斜視図、第２図
は第１図の■−■面断面図、第３図（Ａ）〜（Ｅ）はこ
の薄膜トランジスタのゲート電極と第一配線の形成工程
を示す工程説明図、第４図は上記ゲート電極と第一配線
を「同時スパッタリングｊで形成した際のＴａとＭｏＯ
着膜時間と着膜速度との関係を示したクラブ図、第５図
は上記ゲート電極と第一配線を構成する皮膜中のＴａと
Ｍ。の組成比（深さ方向のＴａとＭｏのコンテントプロファ
イル）を示すグラフ図、第６図（Ａ、　）〜（Ｊ）はゲ
ート電極と第一配線を形成した後の薄膜トランジスタの
製造工程を示す工程説明図、第７図は他の実施例におい
て適用された「インライン装置」の平面図、第８図は第
７図の■−■面断面図を夫々示し、また、第９図〜第１
３図は従来における薄膜半導体装置を示しており、第９
図及び第１１図はＭＯＳ型の薄膜トランジスタの概略斜
視図、第１０図は第９図のＸ−Ｘ面断面図、第１２図は
第１１図のＸ　ＩＴ−Ｘ　ＩＩ面断面図、第１３図は第
一配線部が改良されたＭＯＳ型の薄膜トランジスタの断
面図であり、また、第１・１図（Ａ）〜（Ｃ）は上記第
一配線部の形成工程を示す工程説明図、第１５図はこの
形成工程におりるＴａと！１（Ｏの着膜時間と着膜速度
との関係を示したグラフ図、第１６図は形成された第一
配線部におけるＴａの膜厚とその抵抗値との関係を示す
グラフ図である。〔符号説明〕（１）・・・ガラス基板（５）・・・半導体層（２０）・・・ゲート電極（２１）・・・基板側配線基部（２２）・・・中間皮膜（２３）・・・積層配線部（２５）・・・基板側配線基部用皮膜（２６）・・・積層配線部用皮膜（３０）・・・第−配線特　許　出　願　人　富士ゼロックス株式会社代　理　
人　弁理士　中　村　智　廣（外１名）＝　２７− ■− −Ａら９哩　　爵Ｏ田くＮ、／　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　ｖＱ　　　　　　０鋼座咽皿二匍籐廿Ｃ傅筈パーへ　　　　　　　　　　＾工　　　　　　　　　　　　　− ＼　甲つ

Claims

【特許請求の範囲】　絶縁性基板と、この絶縁性基板に設けられた半導体層と、少なくともその一部を上記絶縁性基板上に面接触させて
設けられＴａＭｏ（タンタルモリブデン）合金又はＴａ
Ｗ（タンタルタングステン）合金の基板側配線基部とこ
の上に積層されたＴａ（タンタル）の積層配線部より成
る第一配線部、を備える薄膜半導体装置の製造方法において、上記Ｔａ
Ｍｏ合金又はＴａＷ合金の基板側配線基部用皮膜をスパ
ッタリング法により成膜する第一成膜工程と、この基板側配線基部用皮膜を構成するＭｏ（モリブデン
）又はＷ（タングステン）の着膜速度を連続的に下げる
一方、Ｔａの着膜速度を連続的に上げてそのＭｏ又はＷ
の含有量が着膜方向に亘って連続的に減少しているＴａ
Ｍｏ合金又はＴａＷ合金の中間皮膜をスパッタリング法
により基板側配線基部用皮膜上へ連続的に成膜する第二
成膜工程と、この中間皮膜上へスパッタリング法によりＴａの積層配
線部用皮膜を連続的に成膜する第三成膜工程、とを具備することを特徴とする薄膜半導体装置の製造方
法。