JPH04176213A - Ｐｌｏ回路 - Google Patents
Ｐｌｏ回路Info
- Publication number
- JPH04176213A JPH04176213A JP2304254A JP30425490A JPH04176213A JP H04176213 A JPH04176213 A JP H04176213A JP 2304254 A JP2304254 A JP 2304254A JP 30425490 A JP30425490 A JP 30425490A JP H04176213 A JPH04176213 A JP H04176213A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- voltage
- input clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000009499 grossing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＬＯ回路に関し、特に電圧制御発振器の動
作を安定にするＰＬＯ回路に関する。
作を安定にするＰＬＯ回路に関する。
従来のＰＬＯ回路は、第２図に示すように、入力クロッ
ク１０と出力（帰還）クロック２０とを入力すると位相
比較器１１と、位相比較器１１の出力を入力とする低域
ろ波器１２と、低域濾波器１２の出力信号を入力し帰還
抵抗１５を有する増幅器１３と、増幅器１３の出力信号
を入力する電圧制御発振器１４とを有している。
ク１０と出力（帰還）クロック２０とを入力すると位相
比較器１１と、位相比較器１１の出力を入力とする低域
ろ波器１２と、低域濾波器１２の出力信号を入力し帰還
抵抗１５を有する増幅器１３と、増幅器１３の出力信号
を入力する電圧制御発振器１４とを有している。
次に動作について説明すると、入力クロック１０の周波
数と同じ周波数の出力クロック２０を得るべき電圧が、
電圧制御発振器１４の入力に発生ずるように、位相比較
器１．１゜の二つの入力のクロック位相差が保たれるこ
とによって、入力クロック１０の周波数に一致した周波
数の出力クロック２０が得られる。
数と同じ周波数の出力クロック２０を得るべき電圧が、
電圧制御発振器１４の入力に発生ずるように、位相比較
器１．１゜の二つの入力のクロック位相差が保たれるこ
とによって、入力クロック１０の周波数に一致した周波
数の出力クロック２０が得られる。
従って、入力クロック１０の周波数の変化に応じて出力
クロック２０の周波数を変化させるためには、位相比較
器１１の二つの入力のクロック位相差を変化させること
になり、入力クロック１０と出力クロック２０どの位相
が変化する。然るに、入力クロック１０の周波数が変化
しても、入力クロック１０と出力クロック２０との位相
差は変化をしないことが望ましく、このため高利得の増
幅器１３を用いて位相比較器１１の出力の微少変化を増
幅することにより、入力クロック１０と出力クロック２
０どの位相差の変化量を抑えながら、電圧制御発振器１
４の入力に所望の電圧を得ている。
クロック２０の周波数を変化させるためには、位相比較
器１１の二つの入力のクロック位相差を変化させること
になり、入力クロック１０と出力クロック２０どの位相
が変化する。然るに、入力クロック１０の周波数が変化
しても、入力クロック１０と出力クロック２０との位相
差は変化をしないことが望ましく、このため高利得の増
幅器１３を用いて位相比較器１１の出力の微少変化を増
幅することにより、入力クロック１０と出力クロック２
０どの位相差の変化量を抑えながら、電圧制御発振器１
４の入力に所望の電圧を得ている。
この従来のＰＬＯ回路では、入力クロックが断となり位
相比較器出力が電圧制御発振器の出力クロックのみに依
存するようになった場合、高利得の増幅器を用いている
ため、位相比較器の出力に含まれるわずかな直流成分を
増幅する結果、電圧制御発振器の線形動作領域を外れた
電圧が電圧制御発振器の入力に印加される。従って、電
圧制御発振器の出力クロックの周波数は通常の入力クロ
ック周波数とはかけ離れた値となるという問題点があっ
た。
相比較器出力が電圧制御発振器の出力クロックのみに依
存するようになった場合、高利得の増幅器を用いている
ため、位相比較器の出力に含まれるわずかな直流成分を
増幅する結果、電圧制御発振器の線形動作領域を外れた
電圧が電圧制御発振器の入力に印加される。従って、電
圧制御発振器の出力クロックの周波数は通常の入力クロ
ック周波数とはかけ離れた値となるという問題点があっ
た。
本発明のＰ Ｌ ０回路は、入力クロックと帰還クロッ
クとの位相差に比例する幅のパルスを出力する位相比較
器と、前記パスルの平滑された電圧を出力する低域７戸
波器と、負帰還抵抗を有し入力の前記電圧を増幅する増
幅器と、この増幅器からの出力電圧に応じて前記帰還ク
ロックを出力する電圧制御発振器と、前記入力クロック
が断になったとき前記負帰還抵抗を短絡させる検出器と
を有する。
クとの位相差に比例する幅のパルスを出力する位相比較
器と、前記パスルの平滑された電圧を出力する低域７戸
波器と、負帰還抵抗を有し入力の前記電圧を増幅する増
幅器と、この増幅器からの出力電圧に応じて前記帰還ク
ロックを出力する電圧制御発振器と、前記入力クロック
が断になったとき前記負帰還抵抗を短絡させる検出器と
を有する。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図である。
は本発明の一実施例のブロック図である。
本実施例は、入力クロック１０と帰還クロック２０との
位相差に比例する幅のパルスを出力する位相比較器１と
、位相比較器１から入力のパルスの平滑された電圧を出
力する低域７戸波器２と、負帰還抵抗５を有し低域ろ波
器２から入力の電圧を増幅する増幅器３と、この増幅器
３からの出力電圧に応じて帰還クロック２０を出力する
電圧制御発振器４と、入力クロック１０が断になったと
き負帰還抵抗５をスイッチ７を介して短絡させる検出器
６とを有して構成される。
位相差に比例する幅のパルスを出力する位相比較器１と
、位相比較器１から入力のパルスの平滑された電圧を出
力する低域７戸波器２と、負帰還抵抗５を有し低域ろ波
器２から入力の電圧を増幅する増幅器３と、この増幅器
３からの出力電圧に応じて帰還クロック２０を出力する
電圧制御発振器４と、入力クロック１０が断になったと
き負帰還抵抗５をスイッチ７を介して短絡させる検出器
６とを有して構成される。
このようにすると、入力クロック１０が印加さている場
合には検出器６によってスイッチ７が開放されていて、
位相比較器１から電圧制御発振器４へ至る経路の利得が
高く、入力クロック１０の周波数変化に対し、出力クロ
ック２０の周波数を追従させながらも、入力クロック１
０と、出力クロック２０どの位相差変動を微少に抑える
。然るに、入力クロック１０が断状態となった場合、検
出器６によってスイッチ７が閉じられ、負帰還抵抗５の
両端が短絡され、増幅器３の利得は１となり、位相比較
器１から電圧制御発振器４に至る経路の利得が低く抑え
られ、位相比較器１の出力に現われる位相誤差の直流電
圧が増幅されることなく電圧制御発振器４に印加される
ため、出力クロック１０の周波数は、通常印加される入
力クロック１０の周波数と大差ない値とすることができ
る。
合には検出器６によってスイッチ７が開放されていて、
位相比較器１から電圧制御発振器４へ至る経路の利得が
高く、入力クロック１０の周波数変化に対し、出力クロ
ック２０の周波数を追従させながらも、入力クロック１
０と、出力クロック２０どの位相差変動を微少に抑える
。然るに、入力クロック１０が断状態となった場合、検
出器６によってスイッチ７が閉じられ、負帰還抵抗５の
両端が短絡され、増幅器３の利得は１となり、位相比較
器１から電圧制御発振器４に至る経路の利得が低く抑え
られ、位相比較器１の出力に現われる位相誤差の直流電
圧が増幅されることなく電圧制御発振器４に印加される
ため、出力クロック１０の周波数は、通常印加される入
力クロック１０の周波数と大差ない値とすることができ
る。
一５＝
〔発明の効果〕
以上説明したように本発明は、入力クロックの断状態を
検出したとき電圧制御発振器の入力電圧を所定値に固定
することにより、入力クロック印加時には、入力クロッ
ク周波数変化に対し、入力クロックと出力クロックとの
位相変動を抑えながら、入力クロックの周波数が大幅に
変化すことを抑えるという効果を有する。
検出したとき電圧制御発振器の入力電圧を所定値に固定
することにより、入力クロック印加時には、入力クロッ
ク周波数変化に対し、入力クロックと出力クロックとの
位相変動を抑えながら、入力クロックの周波数が大幅に
変化すことを抑えるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図は従来
のＰＬＯ回路の一例のブロック図である。 １・・・位相比較器（ＰＣ）、２・・・低域７戸波器（
Ｉ−ＰＥ）、３・・・増幅器、４・・・電圧制御発振器
、５・・・帰還抵抗、６・・・検出器（ＤＥＴ）、７・
・・スイッチ。
のＰＬＯ回路の一例のブロック図である。 １・・・位相比較器（ＰＣ）、２・・・低域７戸波器（
Ｉ−ＰＥ）、３・・・増幅器、４・・・電圧制御発振器
、５・・・帰還抵抗、６・・・検出器（ＤＥＴ）、７・
・・スイッチ。
Claims (1)
- 入力クロックと帰還クロックとの位相差に比例する幅の
パルスを出力する位相比較器と、前記パスルの平滑され
た電圧を出力する低域濾波器と、負帰還抵抗を有し入力
の前記電圧を増幅する増幅器と、この増幅器からの出力
電圧に応じて前記帰還クロックを出力する電圧制御発振
器と、前記入力クロックが断になったとき前記負帰還抵
抗を短絡させる検出器とを有することを特徴とするＰＬ
Ｏ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304254A JPH04176213A (ja) | 1990-11-09 | 1990-11-09 | Ｐｌｏ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304254A JPH04176213A (ja) | 1990-11-09 | 1990-11-09 | Ｐｌｏ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04176213A true JPH04176213A (ja) | 1992-06-23 |
Family
ID=17930847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304254A Pending JPH04176213A (ja) | 1990-11-09 | 1990-11-09 | Ｐｌｏ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04176213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220955A (ja) * | 2005-02-10 | 2006-08-24 | Fuji Xerox Co Ltd | 画像形成装置 |
-
1990
- 1990-11-09 JP JP2304254A patent/JPH04176213A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220955A (ja) * | 2005-02-10 | 2006-08-24 | Fuji Xerox Co Ltd | 画像形成装置 |
| JP4661253B2 (ja) * | 2005-02-10 | 2011-03-30 | 富士ゼロックス株式会社 | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04316205A (ja) | 高周波電力増幅装置 | |
| JPH02149108A (ja) | ゲート電圧制御回路 | |
| JPH05267991A (ja) | ローパスフィルタ | |
| JPH04176213A (ja) | Ｐｌｏ回路 | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| JPH0470010A (ja) | Ｐｌｏ回路 | |
| KR101043222B1 (ko) | 변수 이득 증폭기용 직류보상 루프 | |
| JPH05150802A (ja) | 偏差可変及び偏差ヒステリシス形ｐｉ制御方法 | |
| JPH0234008A (ja) | 超音波振動子の駆動装置 | |
| JPS6340904Y2 (ja) | ||
| JPH09215315A (ja) | スイッチング方式直流電源 | |
| JP3078437B2 (ja) | 高周波装置 | |
| JPH01208776A (ja) | 磁気ディスク装置 | |
| KR900002143A (ko) | 자기적으로 지지된 이동부재의 변위 제어 장치 | |
| JPH10256838A (ja) | 電流帰還回路 | |
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0338766B2 (ja) | ||
| KR100698583B1 (ko) | 디지털 음향증폭기 | |
| JPH04117807A (ja) | マイクロ波半導体増幅装置 | |
| JPH02128534A (ja) | パイロット信号除去回路 | |
| JPH0546089Y2 (ja) | ||
| JPH08202460A (ja) | 制御回路 | |
| JPH03273705A (ja) | ブースター電力増幅器 | |
| JPH06334456A (ja) | 高周波電源 | |
| JPH04138089A (ja) | 直流電動機の定速制御装置 |