JPH0417433B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、同一記録媒体上に繰り返し画像を形
成する際に精度良く位置合せが行なえるカラー静
電記録方法および装置に関する。

従来の技術 従来カラー印刷等の異なる色の画像をくり返し
同一記録媒体上に形成し、色の重ね合せによりカ
ラー画像を得る方法において、各画像の位置合せ
は色再現において必須の条件であり、いろいろな
方法や装置が提案されている。

このような色再現の方法および装置の従来例と
しては、例えば第３図乃至第５図に示すものがあ
る。

第３図は従来のフルカラー記録装置を示すもの
で、この装置は、記録媒体１と、静電記録ヘツド
等を含む記録ステーシヨン２と、搬送ローラ３
ａ，３ｂと、記録媒体１に付されたレジストマー
ク４と、光学式センサであるマーク検出器５とか
ら成る。

記録媒体１は搬送ローラ３ａ，３ｂにより図中
矢印Ａの方向に搬送されると同時に記録ステーシ
ヨン２により記録媒体１上の画面外にレジストマ
ーク４が第３図に示すように所定の等ピツチT₀
で形成される。レジストマーク４の記録が終了す
ると搬送ローラ３ａ，３ｂにより記録媒体１は図
中矢印Ｂで示す逆の方向に搬送され最初の位置に
戻される。次に再び記録媒体１を矢印Ａの方向に
搬送し第１色目の画像を形成する。この時マーク
検出器５によりレジストマーク４を検出し、検出
信号の立ち上りから次の検出信号の立ち上りまで
の時間を計測しレジストマーク４間が常に同一ラ
イン数の画像を記録する様に制御する。以下この
制御を最後の色の画像を形成するまでくり返し行
い、フルカラー画像を得る。

第４図には従来のレジストレーシヨン制御回路
の概略構成図を示す。

この制御回路は一つのレジストマーク４を検出
してから次のレジストマーク４を検出するまでの
間に予め決められライン数（Ｎとする）の記録を
記録媒体１上に施すよう構成された回路であり、
一つ前のレジストマーク４間に計測値によつて次
のレジストマーク間に対する記録トリガーが発生
されるようになつている。

この制御回路は、互いにトグルに出力変化する
Ｑ端子および端子を有し、マーク検出器５から
の検出信号が入力されるフリツプフロツプ６と、
フリツプフロツプ６の両端子にそれぞれ接続され
たカウント回路(A)７ａ、カウント回路(B)７ｂと、
各カウント回路７ａ，７ｂからの出力に対して所
定の割り算動作を行なう除算回(A)８ａ、除算回路
(B)８ｂと、フリツプフロツプ６からの出力に応じ
て除算回路(A)７ａ又は除算回路(B)７ｂからの出力
を得る理論積回路９ａ，９ｂと制御回路における
制御信号を出力する理論和回路１０とから成る。
記録媒体１上のレジストマーク４は光学式センサ
から成るマーク検出器５によりそのエツジが検出
される。マーク検出器５からの信号によりフリツ
プフロツプ６の出力がトグルに変化する。このフ
リツプフロツプ６の出力Ｑおよびが交互にレジ
ストマーク４のエツジ間を示し、次のカウント回
路７ａ，７ｂのイネーブル端子に接続されてい
る。カウント回路７ａ，７ｂでは交互にレジスト
マーク４のエツジ間を計測し、計測値を除算回路
(A)８ａ、(B)８ｂに出力する。除算回路(A)８ａ、(B)
８ｂでは計測値によりレジストマーク４のエツジ
間を所定のライン数で記録するための記録トリガ
ー信号が作られ、理論積回路９ａ，９ｂ、および
理論和回路１０を通つて記録ステーシヨン２に送
られる。この論理積回路９ａ，９ｂ、理論和回路
１０は、今回のレジストマーク４間について一方
のカウント回路（７ａとする）で計測中は前回の
レジストマーク間についてもう一方のカウント回
路７ｂで既に計測した計測値に基づき除算器８ｂ
で割り算を行ない、この演算された記録トリガー
信号によつて記録を行うようにするためのもので
ある。上記のように２個目のレジストマーク４の
エツジを検出した時点からレジストマーク４間を
計測して得た記録トリガー信号によつて同一記録
媒体上にくり返し画像を形成していく。

発明が解決しようとする問題点 しかしながら、上記構成においては、レジスト
マーク４の記録および検出の誤産が記録操作が進
行すればする程大きくなり、画像の最後が大きく
ずれるという問題があつた。

上述の問題に関し以下図面により説明する。

第５図において、(a)はマーク検出器５の出力で
あり、それぞれのレジストマーク４間はt₁、t₂…
t_oと時間計測される。

このt₁、t₂…t_oは、搬送ローラ３ａ，３ｂのス
リツプ或は記録媒体１の伸縮等により少しずつ異
なつている。今、最初のレジストマーク４間の第
５図に示すカウント回路(A)７ａで計測され、計測
値がt₁であるならば、次の除算回路(B)８ａでは記
録タイミング周期を作るため除算 t₁／Ｎ＝τ₁ （ただしＮは所定のライン数） が行なわれる。そして第５図ｂに示すようにカウ
ント回路(B)７ｂにより次のレジストマーク４間を
計測している時間t₂だけ記録トリガー信号として
周期τ₁の信号が記録ステーシヨン２に送出され
る。

この時の記録トリガーパルスの個数l₁は、 l₁≦t₂／τ₁＜l₁＋１ である。

次にカウント回路(B)７ｂによつて計測されたレ
ジストマーク４間t₂に基づき除算回路(B)８ｂでは
除算 t₂／Ｎ＝τ₂ が行われカウント回路(A)７ａが次のレジストマー
ク４間を計測している時間t₃だけ記録トリガー信
号が記録ステーシヨンに送出される。この時の記
録トリガーの個数l₂は、 l₂≦t₃／τ₂＜l₂＋１ である。この動作をくり返して１色の画像を記録
するわけであるが、レジストマーク４間に計測値
はかならずしも一定でなく、その為にレジストマ
ーク４間に送出される記録トリガーの個数が一定
でない。従つてその誤差は累積され最後にΔlと
して現われる。このΔlは、記録する色により異
なる可能性が大であり、結果として画像の最後に
大きな色ズレとなつて現われてくる。

この最後に現われる大きな誤差を少しでも少な
くするために、レジストマーク４間を計測した時
間が長くなつた場合に記録トリガー信号のパルス
数に上限を設ける方法が考えられるが、この場
合、その上限を越えても次のレジストマーク４の
エツジを検出できなければエツジを検出するまで
の間に画像の無い部分を生じるという不都合があ
る。あるいはレジストマーク４間を計測した時間
が短く、所定のライン数が記録できない場合に、
画像の間引きを行う方法をとることができるが、
これは画像が無くなり、良い方法とは言えない。

本発明は上述の問題点を解決するもので、レジ
ストマーク間のバラツキが累積されることなく、
良好な位置合せ、色合せが得られるレジストレー
シヨン制御方法および装置を提供することを目的
とする。

問題点を解決するための手段 本発明は上述の目的を達成するため、レジスト
マーク間を計測し記録トリガー信号を算出すると
同時に、そのレジストマークまでに記録したライ
ン数と、レジストマーク記録時に想定したライン
数との誤差をレジストマークに検出の度毎に算出
し、次のレジストマーク間を記録する際にその誤
差を補正する様記録トリガー信号を設定するもの
である。そして、本願第１の発明はこの誤差を補
正するために、レジストマーク間を計測して得ら
れた値と、上記誤差とから次のレジストマーク間
を記録する際の記録トリガー信号の周期とパルス
数を算出するという動作をレジストマークを検出
する毎に行なうカラー静電記録方法を要旨とす
る。

また本願第２の発明は、上記記録方法を実施す
るため、演算手段によつて作られた記録トリガー
信号のパルス数を測定する手段と、当該トリガー
信号計測手段数値の計と予め設定された値から誤
差を求め演算手段に補正信号を供給する補正手段
を設けたことを要旨としている。

作 用 本発明は上述の構成によつて、記録媒体の搬送
時の滑り、記録媒体の伸縮によつて生じたレジス
トマークのピツチムラによる記録時の誤差はトリ
ガー信号計測手段によつて計数され、これによつ
て次のレジストマーク間を記録するに必要なライ
ン数補正情報として割り出される。次いでレジス
トマーク間隔を計数して得られた値と上記ライン
数を基に演算が行なわれ、今回のレジストマーク
間を記録するためのトリガー信号が生成され、こ
のトリガー信号の周期に合わせて静電記録を行な
う。この静電記録を行なつている間にそのレジス
トマーク間隔が計測され、次のレジストマーク間
を記録する時のトリガー周期の算出の基礎とされ
る。また同じく上記静電記録を行なつている間に
トリガー信号をカウントされ、上記静電記録操作
中における実際の記録ライン数と、レジストマー
ク記録時に想定したライン数の総計（即ち理論
値）とから誤差検出を行なう。以下この操作が繰
り返され誤差蓄積のないカラー静電記録が行なわ
れる。

実施例 第１図は本発明の一実施例によるレジストレー
シヨン制御回路の概略構成を示すものである。こ
の制御回路は、一つのレジストマークを検出して
から次のレジストマークを検出するまでの間に予
め決められたライン数（本実施例ではｍとする）
の記録を記録媒体１に施すように構成され、或る
レジストマーク間の計測値に基づいて次のレジス
トマーク間に記録するための記録トリガーが生成
されるという点で、上記第４図に示した制御回路
と同じ基本構成を持つ。

第１図において１１はレジストマークを検出す
る手段である光学式センサを用いたマーク検出
器、１２は記録媒体１上に付されたレジストマー
ク、１３はＱ端子、端子を出力端子として持つ
フリツプフロツプ、１４ａ，１４ｂはリジストマ
ーク１２の間隔即ち距離を計測するカウント回
路、１５ａ，１５ｂは記録トリガー信号の周期を
演算する手段である除算回路、１６ａ，１６ｂは
補正回路、１７ａ，１７ｂは記録トリガー信号の
パルス数を計数するトリガーカウント回路、１８
ａ，１８ｂは論理積回路、１９は論理和回路であ
る。

従来のカラー記録装置と同じく、記録媒体上に
ｍライン毎の等ピツチで記録されたレジストマー
ク１２を検出し記録トリガー信号を発生させる。
この動作を異なる色の画像についてくり返し行
い、フルカラー画像を得るものである。

第１図において、マーク検出器１１により、レ
ジストマーク１１のエツジが検出される毎にフリ
ツプフロツプ１３のＱよおび出力はトルグに
１、０を出力する。フリツプフロツプ１３のＱ、
Ｑ出力は、それぞれカウント回路(C)１４ａ、カウ
ント回路(D)１４ｂのイネーブル端子に接続されて
おり、レジストマーク１２のエツジ間隔を計測す
る。つまり、先ず最初のレジストマーク１２のエ
ツジを検出するとフリツプフロツプ１３のＱ出力
が１になり、次のレジストマーク１２のエツジま
でカウント回路(C)１４ａによりエツジ間が計測さ
れ、その計測値は次の除算回路(C)１５ａで除算さ
れ記録トリガー信号が作られる。この記録トリガ
ー信号は論理積回路１８ａによりゲートされ、２
個目のレジストマーク１２のエツジを検出してか
ら３個目のレジストマーク１２のエツジを検出す
るまで記録ステーシヨン２に出しつづけられる。
また２番目のレジストマーク１２のエツジを検出
するとフリツプフロツプ１３のＱが出力Ｏ、出
力が１になりカウント回路(D)１４ｂが、レジスト
マーク１２のエツジから３番目のレジストマーク
１２のエツジまでの間を計測する。その計測値は
除算回路(D)１５ｂで除算され記録トリガー信号が
作られる。

さらにこの記録トリガーは論理積回路１８ｂに
より第３番目のレジストマークのエツジが検出さ
れてから第４番目のレジストマーク１２のエツジ
が検出されるまで記録ステーシヨンに出力され
る。

このようにレジストマーク１２のエツジ間隔を
２組のカウント回路１４ａ，１４ｂにより交互に
計測しその計測値から除算回路により記録オリガ
ー信号を除算回路(C)１５ａ及び除算回路(D)１５ｂ
での演算により作り出し記録ステーシヨン２での
ライン記録タイミングを決定する。

トリガーカウント回路１７は、記録トリガー信
号のパルス数をカウントし、記録ライン数をカウ
ントする。そしてマーク検出器１１がレジストマ
ーク１２のエツジを検出する毎に、上記実際に記
録が行なわれた記録ライン数とレジストマーク１
２記録時に想定したライン数との差を補正回路
(C)、(D)、１６ａ，１６ｂで計算し、仮に既に記録
したライン数が想定したライン数よりも少ない場
合は、次のレジストマーク１２を記録する際に不
足ライン数だけ余分に記録を行い、次のレジスト
マーク１２のエツジを検出した時点でレストマー
クに記録時に想定した総記録ライン数と一致させ
るように記録トリガー信号を作る。また既に記録
したライン数が想定したライン数よりも多い場合
も同様に次のレジストマーク１２のエツジを検出
する時点で総記録ライン数を一致させる様に補正
回路(C)、(D)、１６ａ，１６ｂにより除算回路(C)、
(D)、１５ａ，１５ｂに補正を加える。

以上の動作をさらに詳しく説明する。

第２図においては(a)はマーク検出器１１の出力
であり、レジストマーク１２のエツジ間がそれぞ
れT₁、T₂、T₃、…T_o-1、T_oで検出される。(b)は
記録トリガー信号である。また、既に述べたよう
に、各レジストマーク１２間にはｍラインの記録
が施されるよう設定してあるものとする。

今最初のレジストマーク１２間、即ち第１番目
と第２番目のレジストマーク１２のエツジ間が
T₁であり、このときまだ画像の記録は行なわれ
ていないから、トリガーカウント回路１７のカウ
ント値は０である。従つて、補正回路(C)１６ａの
補正値はＯであるから、次のレジストマーク１２
間に記録すべきライン数がｍ−Ｏ＝m₁と決定さ
れ、除算回路（除算回路(C)１５ａとする）では除
算 T₁／m₁＝τ₁ の演算が行なわれる。そして第２番目のレジスト
マーク間をカウント回路(D)１４ｂで計測する時間
だけ周期τ₁の記録トリガー信号が出力されると同
時にそのパルス数がトリガーカウント回路１７に
よりカウントされる。次に、第２番目のレジトマ
ーク１２間がT₂であればそのカウント値は m₁＋＝Δ₁ ただし、 （m₁＋Δ₁≦T₂／τ₁＜m₁＋Δ₁＋１） である。従つて、本来第３番目のレジストマーク
１２までに記録すべきライン数との誤差Δ₁が補
正回路(D)１６ｂにより検出され、次のレジストマ
ーク１２間に記録すべきライン数 ｍ−Δ₁＝m₂ が設定され、除算回路(D)１５ｂでは T₂／m₂＝τ₂ の演算が行われ、第３番目のレジストマーク１２
のエツジまでの記録ライン数が ｍ＋Δ₁＋m₂＝2m となる様、記録トリガー信号のパルス周期τ₂が演
算される。このパルス周期τ₂の記録トリガ信号が
記録ステーシヨン２に第３番目のレジストマーク
１２間T₃を間だけ送出さる。カウント回路(C)１
４ａで時間T₃を計測し終えた時点で、トリガー
カウント回路１７では m₂＋Δ₂ ただし （m₂＋Δ₂≦T₂／τ₂＜ｍ＋Δ₂＋１） がカウントされ誤差Δ₂が補正回路(C)１６ａで検
出された次のレジストマーク１２間に記録すべき
ライン数 ｍ−Δ₂＝m₃ が設定され、除算回路(C)１５ａでは t₃／m₃＝τ₃ の演算が行なられる。このように２組のカウント
回路、補正回路、除算回路が交互にレジストマー
ク１２間を計測すると同時に次のレジストマーク
１２のエツジを検出した時点での誤差を常に検出
し、次のレジストマーク１２間でその誤差を吸収
する様に記録ライン数、つまり記録トリガー信号
のパルス周期を決定し、全ライン数の記録を行
う。

全ライン数の記録が終了すると記録媒体は再び
引き戻され、次の色の画像が最初の画像に重ねて
記録されているわけであるが、この時も最初と同
様レジストマーク１２間に記録を行なつている最
中に当該レジストマーク１２間距離を計測し、同
時にそのレジストマーク１２間に記録すべきライ
ン数と、実際に記録したライン数の誤差を検出
し、次のレジストマーク１２間を記録する場合に
その誤差を吸収させる様記録トリガー信号のパル
ス周期を決定する。

こうした動作を複数の色の画像を重ねて記録す
る場合にくり返して行い、フルカラー画像を得
る。

発明の効果 以上の説明から明らかなように本発明はレジス
トマーク間を計測すると同時に、そのレジストマ
ーク間に記録したライン数をカウントし、そのレ
ジストマーク間に記録すべきライン数との誤差を
検出し、次のレジストマーク間を記録する際その
誤差が無くなる様、記録トリガー信号を決定する
ことにより、各レジストマーク間で生じた記録媒
体の伸縮、搬送時スリツプ等を次のレジストマー
ク間で吸収し、誤差の蓄積を防ぎ、同一の記録媒
体に異なる色の画像をくり返し重ねて記録する場
合の画像の最後での大きな色ずれ、記録ぬけを防
止するという効果を有するものである。

【図面の簡単な説明】

第１図は本発明のレジストレーシヨン制御方法
による制御回路の一実施例を示す概略構成図、第
２図は同要部信号波形図、第３図イ，ロは一般の
フルカラー記録装置の斜視図および信号波形図、
第４図は従来のレジストレーシヨン制御方法によ
る制御回路の概略構成図、第５図は同要部信号波
形図である。 １……記録媒体、２……記録ステーシヨン、３
ａ，３ｂ……搬送ローラ、４……レジストマー
ク、５……マーク検出器、６……フリツプフロツ
プ、７ａ，７ｂ……カウント回路、８ａ，８ｂ…
…除算回路、９ａ，９ｂ……論理積回路、１０…
…論理和回路、１１……マーク検出器、１２……
レジストマーク、１３……フリツプフロツプ、１
４ａ，１４ｂ……カウント回路、１５ａ，１５ｂ
……除算回路、１６ａ，１６ｂ……補正回路、１
７……トリガーカウント回路、１８ａ，１８ｂ…
…論理積回路、１９……論理和回路。

Claims (1)

1. 【特許請求の範囲】 １ 所定のラインピツチで複数のレジストマーク
   が付された同一記録媒体上にくり返して異なる色
   の画像を記録形成する際、記録媒体上に付された
   複数のレジストマークの間隔を計測し、同時にそ
   のレジストマークを検出するまでに記録したライ
   ン数と、レジストマークを記録する際に想定した
   ライン数との誤差を検出し、前記レジストマーク
   間を計測して得た値と前記誤差とから、次のレジ
   ストマーク間を記録する際前記誤差をなくすよう
   に記録トリガー信号のパルス周期を算出する動作
   を、レジストマークを検出する毎に、行うことを
   特徴とするカラー静電記録方法。 ２ 所定のラインピツチで複数のレジストマーク
   が付された記録媒体と、この記録媒体上に画像を
   形成する記録ステーシヨンと、前記記録媒体をく
   り返し搬送する手段と、前記記録媒体上に付され
   たレジストマークを検出するマーク検出手段と、
   このマーク検出手段からの信号により、レジスト
   マーク間の距離を計測する手段と、この距離計測
   手段による計測値から記録トリガー信号の周期を
   演算する演算手段と、この演算手段により発生し
   た記録トリガー信号のパルス数を計測する手段
   と、この計数手段の計数値とあらかじめ設定され
   た値よりレジストマークを検出する毎に前記演算
   手段の演算に補正を加える補正手段とを有するカ
   ラー静電記録装置。