JPH04170660A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力制御装置に関し、特に、マイクロプロ
セッサを内蔵する入力出力制御装置に対してデータ入出
力経路から送信データとしてプログラム列を入力し、特
定処理を実行させることができる入出力制御装置に関す
るものである。

〔従来の技術〕

従来、入出力制御装置は、入出力制御の処理を行うマイ
クロプロセッサを有しており、当該マイクロプロセッサ
に対してプログラムをローディングした後に、当該マイ
クロプロセッサが起動されて、入出力処理の動作を開始
する。そのため、プログラムがローディングされる対象
の装置（入出力制御処理を行うマイクロプロセッサ）の
正常性を確認しようとした場合、プログラムのローディ
ング機能と、プロセッサ動作のコア部分の正常性を大前
提として診断する必要がある。

〔発明が解決しようとする課題〕

ところで、従来の技術において、マイクロプロセッサを
内蔵する入出力制御装置の正常性を確認する場合、プロ
グラムのローディング機能と、プログラム処理を行うプ
ロセッサ動作のコア部分が正常でなければ、詳細な診断
結果は確認することができない。

また、入出力制御装置から上位のバスに接続された全て
の装置に対して、各々の装置の動作の正常性を確認する
ため、各装置を同時に動作させることは容易に行うこと
はできない。これは、各装置を同時に動作させるために
は１例えば、入出力制御装置の入出力経路上に接続され
た全ての装置を同時に動作させるためには、割込み線を
全ての装置に接続し、ノンマスカブル割込み機能を用い
る方法によらなければならず、それも１種類の処理しか
実行できないため、各装置を同時に動作させることは容
易に行えないものとなっている。

本発明は、これらの問題点を解決するためになされたも
のである。

本発明の目的は、入力出力制御装置に内蔵されるマイク
ロプロセッサに対して送信データにより強制介入して特
定処理を実行させることができる入出力制御装置を提供
することある。

本発明の他の目的は、ごく一部のハードウェア論理回路
部の正常性の確認のもとで、装置の詳細な診断処理を行
うことができ、また、複数の入出力制御装置を同時に動
作させることが可能な入出力制御装置を提供することに
ある。

本発明の別の他の目的は、入出力制御装置に対する既存
のデータ入出力経路から当該入出力制御装置に内蔵され
た入出力制御を行うマイクロプロセッサに対して、送信
データとしてプログラム列を流し、当該マイクロプロセ
ッサに対して任意の特定処理を強制介入により行わせる
ことを可能とした入出力制御装置を提供することにある
。

〔課題を解決するための手段〕

上記目的を達成するために、本発明の入出力制御装置は
、入出力制御処理を行うマイクロプロセッサを内蔵し、
データの入出力制御を行う入出力制御装置において、デ
ータ入出力経路上に送出されてきた送信データのデータ
種別を示す制御部コードをデコードするデコード部と、
デコード部が送信データの制御部コードをデコードして
、送信データがマイクロプロセッサのプログラム列であ
ること判定するとマイクロプロセッサのプログラム読み
込み経路をプログラム格納メモリからデータ入出力経路
に切換えるセレクタ部とを備えることを特徴とする。

また、セレクタ部によるマイクロプロセッサのプログラ
ム読み込み経路の切換えは、切換えのタイミングをマイ
クロプロセッサの動作に同期して切換えることを特徴と
する。

〔作用〕

これによれば、入出力制御装置には、デコード部と、セ
レクタ部とが備えられる。デコード部はデータ入出力経
路上に送出されてきた送信データのデータ種別を示す制
御部コードをデコードする。

また、セレクタ部は、デコード部が送信データの制御部
コードをデコードして、送信データがマイクロプロセッ
サのプログラム列であること判定すると、内蔵されたマ
イクロプロセッサのプログラム読み込み経路をプログラ
ム格納メモリからデータ入出力経路に切換える。

入出力制御装置のデータ入出力経路より入力される送信
データのデータフォーマットは、データ種別を示す制御
部コードが先頭の数ビットに付加される構造となってお
り、プログラム列の送信データには制御部コードにプロ
グラム列である旨を識別させるデータ種のコードがつく
。これにより、プログラム列の送信データが入出力制御
装置に入力されど、ハードウェア論理のデコード部でこ
れをデコードし識別して、当該入出力制御装置に内蔵さ
れたマイクロプロセッサの命令プログラム入力経路を、
プログラム格納メモリからの経路からデータ入出力経路
に切換える。このプログラム入力経路の切換えは、マイ
クロプロセッサの動作に同期して切換えるので、特別な
問題はなく、容易にマイクロプロセッサに対して強制介
入できる。

マイクロプロセッサが強制介入されるプログラム列の処
理を行う場合、本来のプロクラム列の処理の他に前処理
と後処理を付加して処理を行い、内部状態が変わらない
ようにして、マイクロプロセッサの入出力制御処理を中
断し、強制介入したプログラム列の処理を行い、処理の
終了の後に、中断した前の状態からの入出力制御処理を
再開する。このため、誤動作することなく、処理が継続
できる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は５本発明の一実施例にかかる入出力制御装置の
構成を示すブロック図である。第１図において、１は入
出力制御装置、２はマイクロプロセッサ部、３は上位バ
スインタフェース制御部、４は入出力バッファメモリ制
御部、５は下位バスインタフェース部、６はマイクロプ
ロセッサ制御用のプログラム格納メモリ、７は入出力バ
ッファメモリである。８はマイクロプロセッサ命令プロ
グラム入力セレクタ、１１は上位バス、１２は下位バス
である。

入出力制御装置１は、マイクロプロセッサ部２と、上バ
スインタフェース部３と、入出力バッファメモリ部４と
、下位バスインタフェース部５と、マイクロプロセッサ
制御用のプログラム格納メモリ６と１人出カバソファメ
モリ７とを主要なブロックとして構成されている。この
入出力制御装置１は、上位バス１１および下位バス１２
の間の中継処理を行うバスコントローラとして機能し、
データ送受信の入出力制御の処理を行なう。

上位バス１１および下位バス１２の間の中継処理を行う
ため、上位バスインタフェース部３は、上位バス１１に
対する受信バッファ３ａおよび送信バッファ３ｂを備え
、また、下位バスインタフェース部５には、下位バス１
２に対する受信バッファ５ａおよび送信バッファ５ｂを
備えている。

第２図は、上位バス１１上における送受信データのデー
タフォーマットを示す図である。第２図おいて、送信デ
ータ２０は、送信先と送信元の入出力制御装置（バスコ
ントローラ）のアドレスを示すアドレス部２１と、デー
タ種およびデータ長を示す制御部２２と、データ部２３
との各々のデータフィールドにより構成されている。

まず、入出力制御装置（バスコントローラとして機能す
るため、以下、これをバスコントローラと称する）１の
通常のデータ送受信の動作例として、上位バス１１より
データを受信し、下位バス１２にそのデータを送出する
動作を説明する。

上位バス１１上に、第２図に示すような送信データがワ
ード単位で次々に送出されてくると、送信先のバスコン
トローラ１では、その先頭１ワードのデータを、上位バ
スインタフェース制御部３内の受信レジスタ３ａにラッ
チする。送信データのアドレスを自己に割り当てられた
自アドレスと比較し、一致する場合は、以後に入力して
くる送信データから送信元アドレス、データ種、データ
長を制御情報格納レジスタ３ｄに格納する。ここで制御
情報格納レジスタ３ｄに格納された送信データのデータ
種については、デコーダ３ｃによりデコードされ、通常
の送信データの受信と識別される。これにより、上位バ
スインタフェース制御部３から入出力バッファメモリ制
御部４に対して制御信号１３が送出されて、次々と受信
レジスタ３ａに入力される送信データはセレクタ４ａを
経て、入出力バッファメモリ７に対して送出され、当該
送信データの内容が入出力バッファメモリ７内に書込ま
れる。

一方、上位バス１１からの送信データの受信が終了する
と、上位バスインタフェース制御部３は、マイクロプロ
セッサ部２に制御信号１４により、受信があった旨を通
知する。受信の通知を受けると、次に下位バス１２への
送信を行うため、マイクロプロセッサ部２では、制御情
報格納レジスタ３ｄ内に格納されてる情報内容を読み取
る。

そして、次にマイクロプロセッサ部２が、制御信号１５
により下位バスインタフェース制御部５に送信の指示を
与えることにより、下位バスインタフェース制御部５の
ＤＭＡ機能を用いて、制御情報格納レジスタ３ｄ内の情
報および入出力バッファメモリ７内に格納された受信デ
ータを下位バス１２へ送出する。

このような入出力制御を行うマイクロプロセッサ部２の
動作は、マイクロプロセッサ制御用のプログラム格納メ
モリ６内のプログラムが、読呂し線１６．セレクタ８を
経て、命令プログラムラッチレジスタ２ａに順次ラッチ
され、命令デコーダ２ｂによりデコードされて、命令の
実行処理が進められる。

バスコントローラ１は、このようにして、上位バス１１
と下位バス１２との間のデータ送受信の処理を行うが、
ここでは、入出力制御処理を行うマイクロプロセッサ部
２は、上位バス１１から送信されてきた送信データのプ
ログラム列により、当該入出力制御装置の診断処理が遠
隔制御により行なえるようになっており、次に、その動
作を説明する。

バスコントローラ１において、送信データを受信する動
作を行い、送信データのアドレスと自アドレスとを比較
し、一致した場合に、以後入力してくる送信元アドレス
、データ種、データ長を制御情報格納レジスタ３ｄに格
納するところまでは、前述の動作と同様である。

ここでは、送信データにおける制御部データフィールド
におけるデータ種をデコーダ３Ｃでデコードした際に、
所定の複数ビット列の識別コードによって、通常のデー
タ転送の送信データであるか、または、マイクロプロセ
ッサのプログラム列のデータがあるかが識別される。こ
れにより、上位バスインタフェース制御部３はセレクタ
切換信号１８により、セレクタ８の経路を読出し線１６
からデータ入出力経路からのプログラム書込み経路１７
に、マイクロプロセッサ部２の動作タイミングで同期し
て切換える。さらに、次々と受信レジスタ３ａに入力し
てくるプログラム列の送信データを、プログラム書込み
経路１７．セレクタ８を介してマイクロプロセッサ部２
の命令プログラムラッチレジスタ２ａへ送ることにより
、マイクロプロセッサ部２の実行動作を制御することに
なる。

そして、送信データから最終ワードのプログラム列のデ
ータが書き込まれた後、マイクロプロセッサ部２の動作
タイミングに同期して、読み出し線１６へセレクタ８を
切り戻し、本来のマイクロプロセッサ部２の処理を再開
する。

この時、マイクロプロセッサ部２の通常処理は。

上位バス１１から入力されたプログラム列によって、中
断され、再開したわけであるが、ここで注意すべきこと
は、上位バス１１から送信データとして入力されたプロ
グラム列による強制介入の処理の前後において、マイク
ロプロセッサ部２の内部状態に変化がないように、送信
データのプログラム列により強制介入するプログラム列
の処理においては、前処理によって、通常処理の状態デ
ータを退避しておき、後処理によって退避した状態デー
タを復帰させることである。

次に、このように構成されている入出力制御装置を用い
たデータ処理システムにおいて、各々の入出力制御装置
を介してシステムの診断を遠隔制御により行う場合の例
を説明する。

第３図は、バスコントローラが用いられているマルチプ
ロセッサシステムのシステム構成を示すブロック図であ
る。第３図において、マルチプロセッサシステムは、プ
ロセッサ３１ａ、３１ｂ。

３１ｃと、メモリ３２ａ、３２ｂ、３２ｃと、バスコン
トローラ３４ａ、３４ｂ、３４ｃとが、下位バス３５ａ
、３５ｂ、３５ｃにより接続されて、一つのまとまった
機能単位となっている処理モジュール３０ａ、３０ｂ、
３０ｃの複数個の単位が上位バス３６により接続されて
、システムを構成している。機能単位のモジュールの１
つの処理モジュール３０ａはマスタ処理モジョールとし
て動作し、マスタ処理モジュール３０ａには１時計機能
をもったタイマ機構３３ａが内蔵されている。

また、マスタ処理モジュール３０ａにはディスク装置３
７が接続され、ディスク装＠３７には、各処理モジュー
ル内のプロセッサおよびデータ入出力制御装置内のマイ
クロプロセッサ部を制御するプログラムが格納されてい
る。

次に、ノンマスカブル割込み処理に相当する強制介入処
理を、上位バスに接続している別の処理モジュールのバ
スコントローラより実行する場合の処理例について説明
する。

例えば「障害ログ情報採取操作」について説明すると、
この場合、上位バス３６において、障害が発生した時、
監視機能を持つマスタ処理モジュ−ル３０ａ内のバスコ
ントローラ３４ａにより、障害ログ情報採取のためのマ
イクロプロセッサのプログラム列を送信データとして、
上位バス３６に送出する。上位バス３６に、マイクロプ
ロセッサのプログラム列が送信データとして送信される
と、他の各処理モジュール３０ｂ、３０ｃでは、バスコ
ントローラ３４ａ、３４ｂ内のマイクロプロセッサ部が
、その時、いかなる状態で何の処理をしていたかを表わ
す内部のレジスタ類の状態データを人出力バッファメモ
リ内に吐き出して、送信されてきた送信データのマイク
ロプロセッサのプログラム列による処理を実行し、各々
の処理モジュール３０ｂ、３０ｃにおけるバスコントロ
ーラ３４ｂ、３４ｃの状態データを、マスタ処理モジュ
ール３０ａのバスコントローラ３４ａに返送する処理を
実行する。この処理の実行により、上位バス３６に接続
されている各々の処理モジュール３０ａ、３０ｂ、３０
ｃの各々のバスコントローラ３４ａ、３４ｂ、３４ｃの
障害発生時の状態が把握でき、障害の解析を容易に行う
ことができる。

更に別の処理例としてシステムにおける「タイムスタン
プ機能」について説明する。

マスタ処理モジュール３０ａ内には時計機能をもったタ
イマ機構３３ａが設けられており、マスタ処理モジュー
ル３０ａは、自己のバスコントローラ３４ａより、タイ
マ機構３３ａの時計の示す値に従い、タイマ情報をプロ
グラム列の送信データとして送出する。

これにより、上位バスに接続された各処理モジュール３
０ｂ、３０ｃにおけるバスコントローラ３４ｂ、３４ｃ
内のマイクロプロセッサ部は、送信データのプログラム
列のタイマ情報を内部に格納し、そのタイマ情報の値を
各々の自己の処理モジュール３０ｂ、３０ｃにおけるタ
イマ値として用いる。

また、このような入出力制御装置を組込んだマルチプロ
セッサシステムにおいては、例えば、上位バス３６に接
続されているマスタ処理モジュール３０ａからの送信デ
ータとして、プログラム列を送出することにより、自在
に各々の処理モジュール３０ｂ、３０ｃ内のバスコント
ローラ３４ａ。

３４ｂのマイクロプロセッサ部を操作して、遠隔操作に
より各々の処理モジュールの診断を行うことができる。

この処理例について説明すると、マスタ処理モジュール
３０ａのバスコントローラ３４ａにより、上位バス３６
に接続した任意の処理モジュール（例えば、処理モジュ
ール３０ｂ、３０ｃ）のバスコントローラ（３４ｂ、３
４ｃ）に対して、マイクロプロセッサ制御用のプログラ
ム列の送信データを送出する。送信データとして送出す
るプログラム列は、自己診断プログラム列とし、各処理
モジュールにおけるバスコントローラのマイクロプロセ
ッサ部がデータ入出力経路か己入力される自己診断プロ
グラムを実行することにより、各処理モジュールのバス
コントローラの正常性を確認する診断を実行することが
できる。

このように、本実施例の入出力制御装置を用いることに
より、データ処理システムにおいては、（１）入出力制
御装置により遠隔操作により、各各々の入出力制御装置
の診断を行うことができ、システムにおける各々の装置
の信頼性が高まる。

また、遠隔保守を容易に実施できる。

（２）マスタ処理モジュールのタイマ機構のタイマスタ
ンプ機能により、システムの時計を一箇所に持つように
すれば、上位バスに接続した全処理モジュールにおいて
正確な時刻を入手できる。

（３）システムの障害発生時にきめ細かなログ情報の入
手が可能となり、障害の解析を容易に行うことができる
。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、入出力制御装
置に対する既存のデータ入出力経路から当該入出力制御
装置に内蔵された入出力制御を行うマイクロプロセッサ
に対して、別処理を行うプログラム列を送信データとし
て流すことにより当該マイクロプロセッサに対して任意
の特定処理を強制介入をして行わせることができる。こ
のため、マイクロプロセッサを内蔵する入力出力制御装
置に対して遠隔制御により特定処理を実行させることが
できる。また、入出力制御装置に対して、ごく一部のハ
ードウェア論理回路部の正常性の確認のもとで、内蔵す
るマイクロプロセッサシミ外部からプログラム列をデー
タ入出力経路を通して送り込むことができ、装置の詳細
な診断処理を行うことができる。

したがって、本発明による入出力制御装置をシステム要
素として使用することにより、例えば、遠隔操作で診断
を行うことができ、各々の装置の信頼性を高めることが
できる。また、障害発生時にきめ細かなログ情報の入手
が可能となり、障害解析を容易に行うことできる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる入出力制御装置の
構成を示すブロック図、 第２図は、上位バス１１上における送受信データのデー
タフォーマットを示す図、 第３図は、バスコントローラが用いられているマルチプ
ロセッサシステムのシステム構成を示すブロック図であ
る。 図中、１・・・入出力制御装置、２・・マイクロプロセ
ッサ部、３・・・上位バスインタフェース制御部、４・
・・人出カバソファメモリ制御部、５・・下位バスイン
タフェース部、６・・・プログラム格納メモリ、７・・
・人出力バッファメモリである。８・・マイクロプロセ
ッサ命令プログラム入力セレクタ、１１・・上位バス、
１２・・下位バス、２０・・・送信データ、２１・・ア
ドレス部、２２・制御部、２３・・・データ部、３０ａ
、３０ｂ、３０ｃ＝処理モジユール、３１　ａ　、　３
　ｌ　ｂ　、　３１　ｃ−プロセッサ、３２ａ。 ３２ｂ、３２ｃ・・・メモリ、３３ａ・・・タイマ機構
、３４　ａ　、　３４　ｂ　、　３４　ｃ−バスコント
ローラ、３５　ａ　、　３５　ｂ　、　３５　ｃ　・・
下位バス、３６−・上位バス、３７・・・ディスク装置
。

Claims (1)

1. 【特許請求の範囲】 １、入出力制御処理を行うマイクロプロセッサを内蔵し
   、データの入出力制御を行う入出力制御装置において、
   データ入出力経路上に送出されてきた送信データのデー
   タ種別を示す制御部コードをデコードするデコード部と
   、デコード部が送信データの制御部コードをデコードし
   て、送信データがマイクロプロセッサのプログラム列で
   あること判定するとマイクロプロセッサのプログラム読
   み込み経路をプログラム格納メモリからデータ入出力経
   路に切換えるセレクタ部とを備えることを特徴とする入
   出力制御装置。 ２、セレクタ部によるマイクロプロセッサのプログラム
   読み込み経路の切換えは、切換えのタイミングをマイク
   ロプロセッサの動作に同期して切換えることを特徴とす
   る請求項１に記載の入出力制御装置。 ３、入出力制御処理を行うマイクロプロセッサを内蔵し
   、データの入出力制御を行う入出力制御装置であって、
   データ入出力経路から入力される送信データを受信し送
   信データのデータ列の先頭の複数ビットを解読するハー
   ドウェア論理回路と、マイクロプログラム命令コードを
   解読して制御を行うマイクロプロセッサへのコード入力
   が本来のマイクロプログラム命令コード格納メモリから
   の入力データであるかまたはデータ入出力経路から入力
   された入力データであるかを選択する選択回路と、ハー
   ドウェア論理回路がデータ入出力経路から入力するデー
   タ列の先頭の複数ビットを解読して送信データのデータ
   列がマイクロプロセッサのコード入力である場合に選択
   回路を切り換えてマイクロプロセッサへのコード入力を
   データ入出力経路から入力される入力データとする制御
   回路とを有することを特徴とする入出力制御装置。 ４、入出力制御処理を行うマイクロプロセッサを内蔵し
   、データの入出力制御を行う入出力制御装置を遠隔制御
   する遠隔制御方法であって、入出力制御装置にデータ入
   出力経路から入力される送信データを受信し、送信デー
   タのデータ列の先頭の複数ビットを解読するハードウェ
   ア論理回路と、マイクロプログラム命令コードを解読し
   て制御を行うマイクロプロセッサへのコード入力が本来
   のマイクロプログラム命令コード格納メモリからの入力
   データであるかまたはデータ入出力経路から入力された
   入力データであるかを選択する選択回路とを備え、ハー
   ドウェア論理回路がデータ入出力経路から入力するデー
   タ列の先頭の複数ビットを解読し、送信データのデータ
   列がマイクロプロセッサのコード入力である場合に、選
   択回路を切り換え、マイクロプロセッサへのコード入力
   をデータ入出力経路から入力された入力データとし、内
   蔵されたマイクロプロセッサを外部から入力するデータ
   列のコードに従って動作制御することを特徴とする入出
   力制御装置の遠隔制御方法。 ５、プロセッサ、メモリ、および入出力制御装置を下位
   バスで相互接続した処理モジュールの複数個を、各々の
   処理モジュールの入出力制御装置を介して共通の上位バ
   スに接続したマルチプロセッサシステムにおいて、各処
   理モジュールの入出力制御装置が、マイクロプログラム
   制御により動作するマイクロプロセッサ部と、マイクロ
   プログラム制御プログラムを格納するプログラムメモリ
   と、上位バスと下位バスとの間のデータ送受信制御を行
   うハードウェア論理回路部と、送受信データ格納バッフ
   ァメモリとから構成され、処理モジュールの内の１つに
   更に各処理モジュール内のプロセッサおよびデータ入出
   力制御装置内のマイクロプロセッサ部を制御するプログ
   ラムを格納するディスク装置を接続してマスタ処理モジ
   ュールとし、マスタ処理モジュールから上位バスを経由
   して各処理モジュールの入出力制御装置内のマイクロプ
   ロセッサ部の命令コード列を送信データとして送出し、
   送信データの先頭の予め定められた複数ビットの制御部
   データをハードウェア論理回路部が判別して、上位バス
   より入力する送信データのコード列を入出力制御装置内
   のマイクロプロセッサ部に入力し、入力したコード列に
   よりマイクロプロセッサ部が処理した結果を、送信デー
   タの送出元であるマスタ処理モジュールに、当該入出力
   制御装置のステータスとして返送することを特徴とする
   マルチプロセッサシステム。 ６、請求項５に記載のマルチプロセッサシステムにおい
   て、マスタ処理モジュールから送信する送信データのコ
   ード列は、各処理モジュールの入出力制御装置内マイク
   ロプロセッサ部の自己のプログラム格納メモリ内の制御
   プログラムによる制御処理の命令コード列とは機能的に
   独立した処理を行う命令コード列を送信し、マスタ処理
   モジュールより各処理モジュールに特定処理を指示して
   当該特定処理を実行することを特徴とするマルチプロセ
   ッサシステム。