JPH04168555A - シリアルデータコントローラのｄｍａ転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリアルデータコントローラにおけるＤＭＡ
　（ダイレクトメモリアクセス）転送制御方式に関する
。

〔従来の技術〕

従来、シリアルデータコントローラにおけるホストメモ
リへのＤＭＡ転送においては、ホストプロセッサが管理
するメモリ空間にＤＭＡ転送する最大炎のフレームのサ
イズを単位としてＤＭＡ転送領域を確保していた。従っ
て、フレームが可変長であっても、最大炎のフレームの
サイズを単位としてＤＭＡ転送領域を確保していた。

〔発明が解決しようとする課題〕

上述した従来のＤＭＡ転送方式では、転送フレームが小
さくても、最大炎のフレームのサイズを単位としてＤＭ
Ａ転送領域を確保していた為、有効利用出来ない未使用
のメモリ空間が多く存在する欠点があった。

〔課題を解決するための手段〕

本発明は、通信回線より可変長のシリアルフレームデー
タを受信するシリアルデータコントローラが前記可変長
のシリアルフレームデータをホストプロセッサ管理のメ
モリ空間にＤＭＡを用いて転送する場合におけるシリア
ルデータコントローラのＤＭＡ転送制御方式において、
前記受信シリアルフレームデータをパラレルデータに変
換するシリパラ変換手段と、前記シリパラ変換手段によ
り変換されたパラレルデータを複数分一時記憶する一時
記憶手段と、前記ホストプロセッサよりコマンドにより
設定される複数のフレームサイズ基準値と前記フレーム
サイズ基準値毎に対応するＤＭＡ転送領域の先頭アドレ
スおよびＤＭＡ転送領域サイズを格納するＤＭＡ制御デ
ータ記憶手段と、前記一時記憶手段に記憶されたーフレ
ーム分のパラレルデータのフレームサイズと前記ＤＭＡ
制御データ記憶手段における前記複数のフレームサイズ
基準値を比較し前記パラレルデータのフレームサイズよ
り大きくかつ前記パラレルデータのフレームサイズに一
番近い前記フレームサイズ基準値を選択するフレーム比
較手段と、前記フレーム比較手段により選択された前記
フレームサイズ基準値に対応する前記ＤＭＡ制御データ
記憶手段に記憶されたＤＭＡ転送領域の先頭アドレスお
よびＤＭＡ転送領域サイズに基きＤＭＡ転送アドレスを
算出し前記一時記憶手段に記憶されたーフレーム分の前
記パラレルデータを前記ホストメモリにＤＭＡ転送する
ＤＭＡ転送手段より構成されている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、シリアルデータコントローラ１２は内
部コントローラ７を中心に内部バス６、システムインタ
フェース４、ＤＭＡコントローラ５、受信データＰＩＦ
ＯＩＯ、レシーバ１１から構成されている。内部コント
ローラ７は、内部プロセッサ８、バッファレジスタ群９
から構成されている。

ホストプロセッサ１は、システムバス２を経由してメモ
リ３を管理し、シリアルデータコントローラ１２を制御
している。

第２図はＤＭＡ転送におけるデータの流れを示す、ホス
トプロセッサ１は、メモリ３内のＤＭＡ転送領域、例え
ば３ａ〜３Ｃに示す転送領域の各々のフレームサイズ基
準値と各々のＤＭＡ転送領域の先頭アドレスおよびＤＭ
Ａ転送領域サイズを各々バッファレジスタ群９に登録す
る。この例では３ａは最大炎のフレーム長を単位とした
エリア、３ｂは最大炎の半分のフレーム長を単位とした
エリア、３Ｃは最大炎の１／３のフレーム長を単位とし
たエリアである。尚バッファレジスタ群９の上記データ
は任意の値に設定可能である。

入力シリアルデータ１３はレシーバ１１において内部バ
ス６のデータ幅でパラレルデータに変換され内部プロセ
ッサ８により読み取られた後内部バス６経由で受信デー
タＰＩＦＯＩＯに蓄積され、さらに内部プロセッサ８の
指示でＤＭＡコントローラ５の制御の基にシステムイン
タフェース４、システムバス２を経由して適切なフレー
ムサイズのＤＭＡ転送領域３ａ〜３Ｃへ転送される。

内部プロセッサ８は、受信データＦＩＦＯＩＯが一杯か
またはフレームデータが途中で終結するまでパラレルデ
ータを受信データＦＩＦ○１０に一時記憶させる。

受信データＰＩＦＯＩＯが一杯になった場合は、内部プ
ロセッサ８はＤＭＡコントローラ５に、最大炎のフレー
ム長を単位としたＤＭＡ転送領域３ａへ、バッファレジ
スタ群９に設定されたＤＭＡ転送領域の先頭アドレスお
よびＤＭＡ転送領域サイズに基きＤＭＡ転送アドレスを
算出してＰＩＦＯＩＯの受信データ（パラレルデータ）
をメモリ３にＤＭＡ転送するように指示する。

受信データＰ　Ｉ　ＦＯＩ　Ｏが一杯になる前にフレー
ムが終結した場合は、内部プロセッサ８はＤＭＡコント
ローラ５に、ＰＩＦＯＩＯの受信データ（パラレルデー
タ）とバッファレジスタ群９に設定されたメモリ３内の
ＤＭＡ転送領域、即ち３ａ〜３Ｃに示す転送領域の各々
のフレームサイズ基準値と比較し受信データのフレーム
サイズより大きくかつ受信データのフレームサイズに一
番近いＤＭＡ転送領域のフレームサイズ基準値を選択し
、選択されたフレームサイズ基準値に対応するバッファ
レジスタ群９に設定されたＤＭＡ転送領域の先頭アドレ
スおよびＤＭＡ転送領域サイズに基きＤＭＡ転送アドレ
スを算出してＰＩＦＯＩＯの受信データ（パラレルデー
タ）をメモリ３にＤＭＡ転送するように指示する。

第３図は、可変長受信フレームＡ１５ａ〜フレームＥ１
５ｅと最大炎のフレーム１４を示している。

第５図は、従来のＤＭＡ転送方式の場合のＤＭＡ転送領
域の構成を示すと同時に第３図の可変長受信フレームＡ
１５ａ〜フレームＥ１５ｅを受信した場合の格納状態を
示している。

第４図は、本発明のＤＭＡ転送方式の場合のＤＭＡ転送
領域の構成を示すと同時に第３図の可変長受信フレーム
Ａｌ　５ａ〜フレームＥ１５ｅを受信した場合の格納状
態を示している゛、この例では１６ａ〜１６ＣはＤＭＡ
転送領域の３０に入り、１６ｄ、１６ｅはＤＭＡ転送領
域の３ａに入る。

第４図と第５図を比較すると、第４図の本発明の方が空
きエリアが小さく：ＤＭＡ転送領域を無駄なく使用して
いるのが容易に分かる。

〔発明の効果〕

以上説明したように、本発明のによれば、ＤＭＡ転送領
域をいくつかのフレームサイズの異った転送領域に分け
、転送フレームをそのフレームサイズが最も近い転送領
域に格納できるようにしたことにより、より少ないメモ
リで可変長受信フレームを収容することが出来、ホスト
プロセ・ンサが管理するメモリ空間の効率的使用を可能
にする効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
ＤＭＡデータ転送フロー図、第３図は受信フレーム図、
第４図は本発明のＤＭＡ転送領域のフレーム格納図、第
５図は従来のＤＭＡ転送領域のフレーム格納図である。 １・・・ホストプロセッサ、２・・・システムバス、３
・・・メモリ、４・・・システムインタフェース、５・
・・ＤＭＡコントローラ、６・・・内部バス、７・・・
内部コントローラ、８・・・内部プロセッサ、９・・・
バッファレジスタ群、１０・・・受信データＦＩＦ○、
１１・・・レシーバ、１２・・・シリアルデータコント
ローラ、１３・・・入力シリアルデータ、１４・・・最
大長フレーム、１５ａ〜１５ｂ・・・可変長受信フレー
ム。

Claims (1)

【特許請求の範囲】
1. 通信回線より可変長のシリアルフレームデータを受信す
   るシリアルデータコントローラが前記可変長のシリアル
   フレームデータをホストプロセッサ管理のメモリ空間に
   ＤＭＡを用いて転送する場合におけるシリアルデータコ
   ントローラのＤＭＡ転送制御方式において、前記受信シ
   リアルフレームデータをパラレルデータに変換するシリ
   パラ変換手段と、前記シリパラ変換手段により変換され
   たパラレルデータを複数分一時記憶する一時記憶手段と
   、前記ホストプロセッサよりコマンドにより設定される
   複数のフレームサイズ基準値と前記フレームサイズ基準
   値毎に対応するＤＭＡ転送領域の先頭アドレスおよびＤ
   ＭＡ転送領域サイズを格納するＤＭＡ制御データ記憶手
   段と、前記一時記憶手段に記憶された一フレーム分のパ
   ラレルデータのフレームサイズと前記ＤＭＡ制御データ
   記憶手段における前記複数のフレームサイズ基準値を比
   較し前記パラレルデータのフレームサイズより大きくか
   つ前記パラレルデータのフレームサイズに一番近い前記
   フレームサイズ基準値を選択するフレーム比較手段と、
   前記フレーム比較手段により選択された前記フレームサ
   イズ基準値に対応する前記ＤＭＡ制御データ記憶手段に
   記憶されたＤＭＡ転送領域の先頭アドレスおよびＤＭＡ
   転送領域サイズに基きＤＭＡ転送アドレスを算出し前記
   一時記憶手段に記憶された一フレーム分の前記パラレル
   データを前記ホストメモリにＤＭＡ転送するＤＭＡ転送
   手段から構成されることを特徴とするシリアルデータコ
   ントローラのＤＭＡ転送制御方式。