JPH04165922A - 電源電圧補償回路 - Google Patents
電源電圧補償回路Info
- Publication number
- JPH04165922A JPH04165922A JP2287152A JP28715290A JPH04165922A JP H04165922 A JPH04165922 A JP H04165922A JP 2287152 A JP2287152 A JP 2287152A JP 28715290 A JP28715290 A JP 28715290A JP H04165922 A JPH04165922 A JP H04165922A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- capacitor
- switch
- supply voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 68
- 238000007599 discharging Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000002253 acid Substances 0.000 description 1
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
プリンタ等の電源電圧を必要十分な電圧に保持できるよ
うにするための電源電圧補償回路に関し、電源電圧自体
の降下した状態が長く継続しても、これをほぼ完全に補
償することができ、電源の出力電圧を必要十分な電圧に
保持することができる電源電圧補償回路を提供すること
を目的とし、そのために、複数のコンデンサを設け、前
記複数のコンデンサのうち少なくとも一つが電源に直列
に接続され負荷への放電動作を行い、他のコンデンサは
前記電源に並列に接続され該電源からの充電動作を行い
、時間の経過に伴って、前記放電動作を行っているコン
デンサと前記充電動作を行っているコンデンサとの役割
を循環的に交替して行くよう制御するスイッチング手段
を備える電源電圧補償回路を構成する。
うにするための電源電圧補償回路に関し、電源電圧自体
の降下した状態が長く継続しても、これをほぼ完全に補
償することができ、電源の出力電圧を必要十分な電圧に
保持することができる電源電圧補償回路を提供すること
を目的とし、そのために、複数のコンデンサを設け、前
記複数のコンデンサのうち少なくとも一つが電源に直列
に接続され負荷への放電動作を行い、他のコンデンサは
前記電源に並列に接続され該電源からの充電動作を行い
、時間の経過に伴って、前記放電動作を行っているコン
デンサと前記充電動作を行っているコンデンサとの役割
を循環的に交替して行くよう制御するスイッチング手段
を備える電源電圧補償回路を構成する。
本発明はプリンタ等の電源電圧を必要十分な電圧に保持
できるようにするための電源電圧補償回路に関する。
できるようにするための電源電圧補償回路に関する。
ワープロ、パソコンと云った装置はプリンタを備えるも
のが多く、また、近年は持ち運びに便利なハンディタイ
プが普及するようになっている。
のが多く、また、近年は持ち運びに便利なハンディタイ
プが普及するようになっている。
そして、こうしたハンディタイプの装置の電源には一般
に鉛型やニラカド型のバッテリーが用いられている。
に鉛型やニラカド型のバッテリーが用いられている。
ところで、バッテリーには許容放電容量があり、短時間
に大きな電流、即ち、許容値を大幅に超えて電流を取り
出すと、その端子電圧が降下してしまう。しかしながら
、そうした大電流に耐え得るバッテリは一般に形体が嵩
張って重いため、前述のハンディタイプの装置には搭載
し難い。そのような理由から、前記ハンディタイプの装
置には通矯の使用には十分に耐え得るが、例えば、大電
流を要するプリンタのサーマルヘッドを駆動するには少
し不十分な程度の許容放電容量のバッテリが用いられる
ことが多い。そして、サーマルヘッドを駆動するときの
ように大電流を取り出した際に降下する電圧は電気二重
層コンデンサに予め蓄積させた電荷を補給して必要な電
圧を維持するようにされていた。
に大きな電流、即ち、許容値を大幅に超えて電流を取り
出すと、その端子電圧が降下してしまう。しかしながら
、そうした大電流に耐え得るバッテリは一般に形体が嵩
張って重いため、前述のハンディタイプの装置には搭載
し難い。そのような理由から、前記ハンディタイプの装
置には通矯の使用には十分に耐え得るが、例えば、大電
流を要するプリンタのサーマルヘッドを駆動するには少
し不十分な程度の許容放電容量のバッテリが用いられる
ことが多い。そして、サーマルヘッドを駆動するときの
ように大電流を取り出した際に降下する電圧は電気二重
層コンデンサに予め蓄積させた電荷を補給して必要な電
圧を維持するようにされていた。
しかしながら、電気二重層コンデンサによる通常の電源
電圧補償手法は短時間の電圧降下に対しては効果的にそ
の電圧を補償し得るものの、やや長い時間電圧が降下し
た状態が続くと、それに伴い前記電気二重層コンデンサ
の放電状態も継続し、遂に前記電気二重層コンデンサの
蓄積電荷は空っぽになってしまう。そうなると、最早電
源電圧の低下を食い止めることはできず、プリンタの印
字濃度が薄くなってしまったり、時には装置が動作しな
くなってしまうと云った問題があった。
電圧補償手法は短時間の電圧降下に対しては効果的にそ
の電圧を補償し得るものの、やや長い時間電圧が降下し
た状態が続くと、それに伴い前記電気二重層コンデンサ
の放電状態も継続し、遂に前記電気二重層コンデンサの
蓄積電荷は空っぽになってしまう。そうなると、最早電
源電圧の低下を食い止めることはできず、プリンタの印
字濃度が薄くなってしまったり、時には装置が動作しな
くなってしまうと云った問題があった。
本発明は、電源電圧自体の降下した状態が長く継続して
も、これをほぼ完全に補償することができ、電源の出力
電圧を必要十分な電圧に保持することができる電源電圧
補償回路を提供することを目的とする。
も、これをほぼ完全に補償することができ、電源の出力
電圧を必要十分な電圧に保持することができる電源電圧
補償回路を提供することを目的とする。
例えば、二つのコンデンサとスイッチング手段を設ける
。該スイッチング手段は次の機能を果たす。即ち、前記
二つのコンデンサの一方が電源に直列に接続され負荷へ
の放電動作を行う。他方のコンデンサは前記電源に並列
に接続され該電源からの充電動作を行う。時間の経過に
伴って、前記一方のコンデンサと前記他方のコンデンサ
との役割を交互に交替させる。
。該スイッチング手段は次の機能を果たす。即ち、前記
二つのコンデンサの一方が電源に直列に接続され負荷へ
の放電動作を行う。他方のコンデンサは前記電源に並列
に接続され該電源からの充電動作を行う。時間の経過に
伴って、前記一方のコンデンサと前記他方のコンデンサ
との役割を交互に交替させる。
電源電圧の補償動作を行う前には、二つのコンデンサに
は電荷が満杯に蓄積されている。負荷へ大電流が取り出
されて、電源電圧の補償動作に入ると、一方のコンデン
サの端子電圧が電源電圧に加算され、電源電圧自体の電
圧降下を補う。一定時間が経過すると、前記一方のコン
デンサと他方のコンデンサはその役割を交替し、前記電
源電圧自体の電圧降下を前記他方のコンデンサが補うよ
うになる。その間、前記一方のコンデンサは前記電源に
よって充電され、負荷への放電によって失った電荷の量
が十分に回復して行く。再度、一定時間が経過すると、
元の状態に戻り、前記電源電圧自体の電圧降下を前記一
方のコンデンサが補うようになる。その間、前記他方の
コンデンサは前記電源によって充電され、負荷への放電
によって失った電荷の量が回復して行く。こうした作用
を交互に繰り返すので電源電圧自体の降下した状態が長
く継続しても、これをほぼ完全に補償し、電源の出力電
圧を必要十分な電圧に保持する。
は電荷が満杯に蓄積されている。負荷へ大電流が取り出
されて、電源電圧の補償動作に入ると、一方のコンデン
サの端子電圧が電源電圧に加算され、電源電圧自体の電
圧降下を補う。一定時間が経過すると、前記一方のコン
デンサと他方のコンデンサはその役割を交替し、前記電
源電圧自体の電圧降下を前記他方のコンデンサが補うよ
うになる。その間、前記一方のコンデンサは前記電源に
よって充電され、負荷への放電によって失った電荷の量
が十分に回復して行く。再度、一定時間が経過すると、
元の状態に戻り、前記電源電圧自体の電圧降下を前記一
方のコンデンサが補うようになる。その間、前記他方の
コンデンサは前記電源によって充電され、負荷への放電
によって失った電荷の量が回復して行く。こうした作用
を交互に繰り返すので電源電圧自体の降下した状態が長
く継続しても、これをほぼ完全に補償し、電源の出力電
圧を必要十分な電圧に保持する。
以下、本発明の実施例について図面を参照しながら詳述
する。
する。
第１図は本発明の実施例を示す回路構成図である。同図
において、スイッチング手段１はスイッチＳＷＩ、スイ
ッチＳＷ２、スイッチＳＷ３、スイッチＳＷ４、スイッ
チＳＷ５、スイッチＳＷ６、トランジスタＴｒ＋及びト
ランジスタＴｒ２を有している。ニッケルカドミウム電
池Ｅ（以下、単に電源Ｅという）のプラス端子は前記ス
イッチＳＷ３、前記スイッチＳＷ４、前記スイッチＳＷ
５及び前記スイッチＳＷ６の一端に接続してあり、マイ
ナス端子は接地電位となる共通電路に接続しである（以
下、単に接地するという）。
において、スイッチング手段１はスイッチＳＷＩ、スイ
ッチＳＷ２、スイッチＳＷ３、スイッチＳＷ４、スイッ
チＳＷ５、スイッチＳＷ６、トランジスタＴｒ＋及びト
ランジスタＴｒ２を有している。ニッケルカドミウム電
池Ｅ（以下、単に電源Ｅという）のプラス端子は前記ス
イッチＳＷ３、前記スイッチＳＷ４、前記スイッチＳＷ
５及び前記スイッチＳＷ６の一端に接続してあり、マイ
ナス端子は接地電位となる共通電路に接続しである（以
下、単に接地するという）。
前記スイッチＳＷ３の他端はコンデンサＣ１（電気二重
層コンデンサ）の一端とスイッチＳＷ１の一端に接続し
てあり、前記スイッチＳＷ４の他端はコンデンサＣ２（
電気二重層コンデンサ）の一端とスイッチＳＷ２の一端
に接続しである。
層コンデンサ）の一端とスイッチＳＷ１の一端に接続し
てあり、前記スイッチＳＷ４の他端はコンデンサＣ２（
電気二重層コンデンサ）の一端とスイッチＳＷ２の一端
に接続しである。
また、前記スイッチＳＷ５の他端は前記コンデンサＣ１
の他端と前記トランジスタＴｒ＋のコレクタに接続して
あり、前記スイッチＳＷ６の他端は前記コンデンサＣ２
の他端と前記トランジスタＴｒ２のコレクタに接続しで
ある。そして、前記１〜ランジスタＴｒ、と前記トラン
ジスタＴｒ２のエミッタは共に接地しである。前記トラ
ンジスタＴｒ、のベースは端子Ａから制御信号を入力す
るようにしてあり、前記トランジスタＴｒｚのベースは
端子Ｂから他の制御信号を入力するようにしである。
の他端と前記トランジスタＴｒ＋のコレクタに接続して
あり、前記スイッチＳＷ６の他端は前記コンデンサＣ２
の他端と前記トランジスタＴｒ２のコレクタに接続しで
ある。そして、前記１〜ランジスタＴｒ、と前記トラン
ジスタＴｒ２のエミッタは共に接地しである。前記トラ
ンジスタＴｒ、のベースは端子Ａから制御信号を入力す
るようにしてあり、前記トランジスタＴｒｚのベースは
端子Ｂから他の制御信号を入力するようにしである。
一方、前記スイッチＳＷＩの他端と前記スイッチＳＷ２
の他端は共に負荷２の一端に接続してあり、この負荷２
の他端は接地しである。
の他端は共に負荷２の一端に接続してあり、この負荷２
の他端は接地しである。
而して、負荷２へ流れる電流が少なく電源電圧の補償動
作を行わせる必要のない通常時には前記スイッチＳＷ１
、前記スイッチＳＷ２、前記スイッチＳＷ３、前記スイ
ッチＳＷ４、前記トランジスタＴｒ＋及び前記トランジ
スタＴｒｚをオンにし、前記スイッチＳＷ５及び前記ス
イッチＳＷ６をオフにしておく。すると、前記コンデン
サＣＩと前記コンデンサＣ２はいずれも前記電源已によ
り充電される。次に、サーマルヘッド等の重負荷がかか
って、負荷電流が大きくなり、電源電圧の補償動作を行
わせる必要が生じたときには例えば第２図のタイムチャ
ートに示すタイミングで前記スイッチング手段１を制御
する。即ち、第２図のタイムチャートＴＭＩの期間αに
は前記スイッチＳＷＩ、前記スイッチＳＷ４、前記スイ
ッチＳＷ５及び前記トランジスタＴｒ２をオンにし、前
記スイッチＳＷ２、前記スイッチＳＷ３、前記スイッチ
ＳＷ６及び前記トランジスタＴｒ、をオフにする。その
結果、前記コンデンサＣ１の端子電圧が電源電圧に加算
され、電源電圧自体の電圧降下を補う。また、第２図の
タイムチャートＴＭ１の期間βには前記スイッチＳＷ２
、前記スイッチＳＷ３、前記スイッチＳＷ６及び前記ト
ランジスタＴｒ、をオンにし、前記スイッチＳＷＩ、前
記スイッチＳＷ４、前記スイッチＳＷ５及び前記トラン
ジスタＴ ｒ ２をオフにする。従って、この期間には
前記コンデンサＣＩは充電される。それと同時に第２図
のタイムチャートＴＭ２の期間Ｔに示すように前記コン
デンサＣ２の端子電圧が電源型圧に加算され、電源電圧
自体の電圧降下を補う。
作を行わせる必要のない通常時には前記スイッチＳＷ１
、前記スイッチＳＷ２、前記スイッチＳＷ３、前記スイ
ッチＳＷ４、前記トランジスタＴｒ＋及び前記トランジ
スタＴｒｚをオンにし、前記スイッチＳＷ５及び前記ス
イッチＳＷ６をオフにしておく。すると、前記コンデン
サＣＩと前記コンデンサＣ２はいずれも前記電源已によ
り充電される。次に、サーマルヘッド等の重負荷がかか
って、負荷電流が大きくなり、電源電圧の補償動作を行
わせる必要が生じたときには例えば第２図のタイムチャ
ートに示すタイミングで前記スイッチング手段１を制御
する。即ち、第２図のタイムチャートＴＭＩの期間αに
は前記スイッチＳＷＩ、前記スイッチＳＷ４、前記スイ
ッチＳＷ５及び前記トランジスタＴｒ２をオンにし、前
記スイッチＳＷ２、前記スイッチＳＷ３、前記スイッチ
ＳＷ６及び前記トランジスタＴｒ、をオフにする。その
結果、前記コンデンサＣ１の端子電圧が電源電圧に加算
され、電源電圧自体の電圧降下を補う。また、第２図の
タイムチャートＴＭ１の期間βには前記スイッチＳＷ２
、前記スイッチＳＷ３、前記スイッチＳＷ６及び前記ト
ランジスタＴｒ、をオンにし、前記スイッチＳＷＩ、前
記スイッチＳＷ４、前記スイッチＳＷ５及び前記トラン
ジスタＴ ｒ ２をオフにする。従って、この期間には
前記コンデンサＣＩは充電される。それと同時に第２図
のタイムチャートＴＭ２の期間Ｔに示すように前記コン
デンサＣ２の端子電圧が電源型圧に加算され、電源電圧
自体の電圧降下を補う。
第２図のタイムチャートＴＭ２の期間δは前記タイムチ
ャートＴＭＩの期間αと同じ状態となり、前記コンデン
サＣ１の端子電圧が電源電圧に加算され、電源電圧自体
の電圧降下を補い、それよ同時に前記コンデンサＣ２が
充電される。
ャートＴＭＩの期間αと同じ状態となり、前記コンデン
サＣ１の端子電圧が電源電圧に加算され、電源電圧自体
の電圧降下を補い、それよ同時に前記コンデンサＣ２が
充電される。
このように前記コンデンサＣ１と前記コンデンサＣ２は
交互に電源電圧自体の電圧降下を補ったり、前記電源か
ら充電されたりする作用を繰り返すので電源電圧自体の
降下した状態が長く継続しても、これをほぼ完全に補償
し、電源の出力電圧を必要十分な電圧に保持することが
できる。
交互に電源電圧自体の電圧降下を補ったり、前記電源か
ら充電されたりする作用を繰り返すので電源電圧自体の
降下した状態が長く継続しても、これをほぼ完全に補償
し、電源の出力電圧を必要十分な電圧に保持することが
できる。
前記実施例では二つのコンデンサを交互に充放電させる
例を説明したが、三つのコンデンサ或いは四つのコンデ
ンサを用い循環的に充放電させるようにすることもでき
る。また、電源電圧自体の電圧降下を補う役を担うコン
デンサを一個に限る必要もなく、複数単位の数組のコン
デンサを充放電させるようにしてもよい。
例を説明したが、三つのコンデンサ或いは四つのコンデ
ンサを用い循環的に充放電させるようにすることもでき
る。また、電源電圧自体の電圧降下を補う役を担うコン
デンサを一個に限る必要もなく、複数単位の数組のコン
デンサを充放電させるようにしてもよい。
第１図に示したスイッチＳＷＩ乃至ＳＷ６は圓示を省略
しているが、制御ゲート（ベース）付のスイッチング素
子であり、例えば、トランジスタやＦＥＴで構成するこ
とができる。
しているが、制御ゲート（ベース）付のスイッチング素
子であり、例えば、トランジスタやＦＥＴで構成するこ
とができる。
第３図は前述の作用を果たさせるためのタイミング制御
回路の概略回路構成図である。同図において、オアゲー
ト３−１乃至オアゲート３−４、オアゲート３−７及び
オアゲート３−８の一方の入力端子はアンドゲート４−
＋の出力を入力しており、オアゲート３−５及びオアゲ
ート３−６の一方の入力端子はアンドゲート４−２の出
力を入力している。また、前記オアゲート３−１乃至オ
アゲート３−８の他方の入力端子はアンドゲート５−１
乃至アンドゲート５−８の出力をそれぞれ入力している
。前記オアゲート３−１の出力は前記スイッチＳＷＩの
制御ゲートへ、前記オアゲート３−２の出力は前記スイ
ッチＳＷ２の制御ゲートへ、前記オアゲート３−３の出
力は前記スイッチＳＷ３の制御ゲートへ、前記オアゲー
ト３−４の出力は前記スイッチＳＷ４の制御ゲートへ、
前記オアゲート３−５の出力は前記スイッチＳＷ５の制
御ゲートへ、前記オアゲート３−６の出力は前記スイッ
チＳＷ６の制御ゲートへ、前記オアゲ ）３−７の出力
は前記トランジスタＴｒ、のベース（端子Ａ）へ、前記
オアゲート３−８の出力は前記トランジスタＴｒ２のベ
ース（端子Ｂ）へそれぞれ入力される。
回路の概略回路構成図である。同図において、オアゲー
ト３−１乃至オアゲート３−４、オアゲート３−７及び
オアゲート３−８の一方の入力端子はアンドゲート４−
＋の出力を入力しており、オアゲート３−５及びオアゲ
ート３−６の一方の入力端子はアンドゲート４−２の出
力を入力している。また、前記オアゲート３−１乃至オ
アゲート３−８の他方の入力端子はアンドゲート５−１
乃至アンドゲート５−８の出力をそれぞれ入力している
。前記オアゲート３−１の出力は前記スイッチＳＷＩの
制御ゲートへ、前記オアゲート３−２の出力は前記スイ
ッチＳＷ２の制御ゲートへ、前記オアゲート３−３の出
力は前記スイッチＳＷ３の制御ゲートへ、前記オアゲー
ト３−４の出力は前記スイッチＳＷ４の制御ゲートへ、
前記オアゲート３−５の出力は前記スイッチＳＷ５の制
御ゲートへ、前記オアゲート３−６の出力は前記スイッ
チＳＷ６の制御ゲートへ、前記オアゲ ）３−７の出力
は前記トランジスタＴｒ、のベース（端子Ａ）へ、前記
オアゲート３−８の出力は前記トランジスタＴｒ２のベ
ース（端子Ｂ）へそれぞれ入力される。
前記アンドゲートしｌの一方の入力端子はコンパレータ
６の出力をインバータ７を介して入力しており、前記ア
ンドゲート４−２の一方の入力端子は前記コンパレータ
６の出力を入力している。そして、前記アンドゲート４
−１と前記アンドゲート４−２の他方の入力端子は前記
コンパレータ６の出力をインバータ８を介して入力して
いる。
６の出力をインバータ７を介して入力しており、前記ア
ンドゲート４−２の一方の入力端子は前記コンパレータ
６の出力を入力している。そして、前記アンドゲート４
−１と前記アンドゲート４−２の他方の入力端子は前記
コンパレータ６の出力をインバータ８を介して入力して
いる。
一方、前記アンドゲート５月乃至アンドゲート５−１１
の一方の入力端子は前記コンパレータ６の出力を入力し
ている。また、前記アンドゲート５−＋、前記アンドゲ
ート５−４、前記アンドゲート５−５、及び前記アンド
ゲート５−８の他方の入力端子はフリップフロップ回路
９のＱ出力を入力しており、前記アンドゲート５−２、
前記アンドゲート５−３、 ゛前記アンドゲー
ト５−６、及び前記アンドゲート５−７の他方の入力端
子は前記フリップフロップ回路９のＱバー出力を入力し
て・いる。そして、このフリップフロップ回路９のクロ
ック信号入力端子は矩形波発振器１０の発振出力を入力
している。前記コンパレータ６のマイナス入力端子には
基準電圧Ｖ ＲＥＦを印加してあり、プラス入力端子は
例えばホール素子等を有する電流センサ１１の出力を入
力している。
の一方の入力端子は前記コンパレータ６の出力を入力し
ている。また、前記アンドゲート５−＋、前記アンドゲ
ート５−４、前記アンドゲート５−５、及び前記アンド
ゲート５−８の他方の入力端子はフリップフロップ回路
９のＱ出力を入力しており、前記アンドゲート５−２、
前記アンドゲート５−３、 ゛前記アンドゲー
ト５−６、及び前記アンドゲート５−７の他方の入力端
子は前記フリップフロップ回路９のＱバー出力を入力し
て・いる。そして、このフリップフロップ回路９のクロ
ック信号入力端子は矩形波発振器１０の発振出力を入力
している。前記コンパレータ６のマイナス入力端子には
基準電圧Ｖ ＲＥＦを印加してあり、プラス入力端子は
例えばホール素子等を有する電流センサ１１の出力を入
力している。
而して、負荷２へ流れる電流が少なく電源電圧の補償動
作を行わせる必要のない通常時には前記電流センサ１１
の出力電圧が前記基準電圧ＶＲＥＦよりも低いため前記
コンパレータ６の出力は“Ｌルベルとなっている。その
ため、前記アンドゲート５−菫乃至アンドゲート５−８
はイナクティブであり、前記アンドゲート４−１と前記
アンドゲート４−２がアクティブになる。その結果、前
記スイッチＳＷ１乃至前記スイッチＳＷ４、前記トラン
ジスタＴｒ、及び前記トランジスタＴｒ２がオンとなり
、他はオフで前記コンデンサＣ１と前記コンデンサＣ２
は共に充電される。
作を行わせる必要のない通常時には前記電流センサ１１
の出力電圧が前記基準電圧ＶＲＥＦよりも低いため前記
コンパレータ６の出力は“Ｌルベルとなっている。その
ため、前記アンドゲート５−菫乃至アンドゲート５−８
はイナクティブであり、前記アンドゲート４−１と前記
アンドゲート４−２がアクティブになる。その結果、前
記スイッチＳＷ１乃至前記スイッチＳＷ４、前記トラン
ジスタＴｒ、及び前記トランジスタＴｒ２がオンとなり
、他はオフで前記コンデンサＣ１と前記コンデンサＣ２
は共に充電される。
負荷に大電流が流れると、これを前記電流センサが検出
し、前記電流センサ１１の出力電圧が前記基準電圧Ｖ
ＲＥＦよりも高くなり、前記コンパレータ６の出力が“
Ｈ１１レベルとなる。それ故、前記アンドゲート５月乃
至アンドゲート５−８はアクティブとなり、前記アンド
ゲート４−夏と前記アンドゲート４−２はイナクティブ
となる。その結果、前記フリップフロップ回路９の出力
ＱがＨ”レベルの期間には、前記スイッチＳＷＩ、前記
スイッチＳＷ４、前記スイッチＳＷ５及び前記トランジ
スタＴｒ２がオンとなり、他はオフとなる。従って、前
記コンデンサＣＩの端子電圧が電源電圧に加算され、電
源電圧自体の電圧降下を補う。その間、前記コンデンサ
Ｃ２は充電される。次に、前記フリップフロップ回路９
の出力Ｑが“Ｌ Ｉ＋レベルの期間には、前記スイッチ
ＳＷ２、前記スイッチＳＷ３、前記スイッチＳＷ６及び
前記トランジスタＴｒｌがオンとなり、前記スイッチＳ
ＷＩ、前記スイッチＳＷ４、前記スイッチＳＷ５及び前
記トランジスタＴｒｚはオフとなる。従って、前記コン
デンサＣ２の端子電圧が電源電圧に加算され、電源電圧
自体の電圧降下を補う。その間、前記コンデンサＣ１は
充電される。
し、前記電流センサ１１の出力電圧が前記基準電圧Ｖ
ＲＥＦよりも高くなり、前記コンパレータ６の出力が“
Ｈ１１レベルとなる。それ故、前記アンドゲート５月乃
至アンドゲート５−８はアクティブとなり、前記アンド
ゲート４−夏と前記アンドゲート４−２はイナクティブ
となる。その結果、前記フリップフロップ回路９の出力
ＱがＨ”レベルの期間には、前記スイッチＳＷＩ、前記
スイッチＳＷ４、前記スイッチＳＷ５及び前記トランジ
スタＴｒ２がオンとなり、他はオフとなる。従って、前
記コンデンサＣＩの端子電圧が電源電圧に加算され、電
源電圧自体の電圧降下を補う。その間、前記コンデンサ
Ｃ２は充電される。次に、前記フリップフロップ回路９
の出力Ｑが“Ｌ Ｉ＋レベルの期間には、前記スイッチ
ＳＷ２、前記スイッチＳＷ３、前記スイッチＳＷ６及び
前記トランジスタＴｒｌがオンとなり、前記スイッチＳ
ＷＩ、前記スイッチＳＷ４、前記スイッチＳＷ５及び前
記トランジスタＴｒｚはオフとなる。従って、前記コン
デンサＣ２の端子電圧が電源電圧に加算され、電源電圧
自体の電圧降下を補う。その間、前記コンデンサＣ１は
充電される。
以上のように第１図で説明した制御は第３図に示すタイ
ミング制御回路により確かに実現できる。
ミング制御回路により確かに実現できる。
なお、第３図のタイミング制御回路は一例であって、同
様の機能を果たさせるロジック回路をナントゲートで構
成することもでき、並列入出力ボートを備えるマイクロ
プロセッサを用いて制御することもできる。
様の機能を果たさせるロジック回路をナントゲートで構
成することもでき、並列入出力ボートを備えるマイクロ
プロセッサを用いて制御することもできる。
〔発明の効果］
以上詳細に説明したように、本発明によれば、複数のコ
ンデンサの充放電を循環的に交替して行くよう制１ｆｌ
ｌすることができるため、コンデンサの蓄積電荷が空に
ならないうちに蓄積電荷が満杯のコンデンサに置き代え
て電源電圧の低下を補償することができる。そのため、
電源電圧自体の降下した状態が長く継続しても、これを
ほぼ完全に補償することができ、電源の出力電圧を必要
十分な電圧に保持することができる電源電圧補償回路を
得ることができる。
ンデンサの充放電を循環的に交替して行くよう制１ｆｌ
ｌすることができるため、コンデンサの蓄積電荷が空に
ならないうちに蓄積電荷が満杯のコンデンサに置き代え
て電源電圧の低下を補償することができる。そのため、
電源電圧自体の降下した状態が長く継続しても、これを
ほぼ完全に補償することができ、電源の出力電圧を必要
十分な電圧に保持することができる電源電圧補償回路を
得ることができる。
第１図は本発明の実施例を示す回路構成図、第２図はコ
ンデンサの充放電のタイミングを説明するタイムチャー
ト、 第３図はタイミング制御回路の概略回路構成図である。 １・・・・・スイッチング手段、 Ｃ６・・・・・コンデンサ、 Ｃ２・・・・・コンデンサ、 Ｅ・・・・・電源。 特許出願人 冨士通機電株式会社
ンデンサの充放電のタイミングを説明するタイムチャー
ト、 第３図はタイミング制御回路の概略回路構成図である。 １・・・・・スイッチング手段、 Ｃ６・・・・・コンデンサ、 Ｃ２・・・・・コンデンサ、 Ｅ・・・・・電源。 特許出願人 冨士通機電株式会社
Claims (1)
- 【特許請求の範囲】 １）複数のコンデンサを設け、前記複数のコンデンサの
うち少なくとも一つが電源に直列に接続され負荷への放
電動作を行い、他のコンデンサは前記電源に並列に接続
され該電源からの充電動作を行い、時間の経過に伴って
、前記放電動作を行っているコンデンサと前記充電動作
を行っているコンデンサとの役割を循環的に交替して行
くよう制御するスイッチング手段を備える電源電圧補償
回路。 ２）二つのコンデンサを設け、前記二つのコンデンサの
一方が電源に直列に接続され負荷への放電動作を行い、
他方のコンデンサは前記電源に並列に接続され該電源か
らの充電動作を行い、時間の経過に伴って、前記一方の
コンデンサと前記他方のコンデンサとの役割を交互に交
替するよう制御するスイッチング手段を備える電源電圧
補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287152A JP3037394B2 (ja) | 1990-10-26 | 1990-10-26 | 電源電圧補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287152A JP3037394B2 (ja) | 1990-10-26 | 1990-10-26 | 電源電圧補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04165922A true JPH04165922A (ja) | 1992-06-11 |
| JP3037394B2 JP3037394B2 (ja) | 2000-04-24 |
Family
ID=17713750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287152A Expired - Lifetime JP3037394B2 (ja) | 1990-10-26 | 1990-10-26 | 電源電圧補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037394B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007082324A (ja) * | 2005-09-14 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 電源装置とその制御方法及び前記電源装置を用いた電子機器 |
| JP2009100596A (ja) * | 2007-10-18 | 2009-05-07 | Sanyo Electric Co Ltd | 電子機器 |
| WO2018092348A1 (ja) * | 2016-11-21 | 2018-05-24 | 三菱電機株式会社 | 電源装置 |
-
1990
- 1990-10-26 JP JP2287152A patent/JP3037394B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007082324A (ja) * | 2005-09-14 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 電源装置とその制御方法及び前記電源装置を用いた電子機器 |
| JP2009100596A (ja) * | 2007-10-18 | 2009-05-07 | Sanyo Electric Co Ltd | 電子機器 |
| WO2018092348A1 (ja) * | 2016-11-21 | 2018-05-24 | 三菱電機株式会社 | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3037394B2 (ja) | 2000-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666037B2 (ja) | バッテリーパック | |
| US5424800A (en) | Camera having solar battery and secondary battery | |
| JPH10285826A (ja) | 電池パック | |
| JP2762950B2 (ja) | 電源切替回路 | |
| JPH04165922A (ja) | 電源電圧補償回路 | |
| JPH10225005A (ja) | 二次電池電位差均等化回路 | |
| JPS63130357A (ja) | 圧電素子駆動回路 | |
| JPH09120316A (ja) | 安定化電源装置 | |
| JP3674354B2 (ja) | 電源供給装置 | |
| JP3322747B2 (ja) | トリクル充電電流切替装置 | |
| JP3275245B2 (ja) | 無停電電源式電気装置 | |
| JP3087823B2 (ja) | 直列電気化学素子の充電装置 | |
| JPH0530664A (ja) | バツテリ充電装置 | |
| JP2500878Y2 (ja) | 電源回路 | |
| JP3579733B2 (ja) | モータ駆動用電源装置 | |
| JP3473789B2 (ja) | 昇圧装置及び電子機器 | |
| JP2623298B2 (ja) | アナログ／デジタル変換器の制御方法 | |
| JPH09266628A (ja) | 充放電装置 | |
| JPH0714260B2 (ja) | 充電式電源装置 | |
| JPS6226913B2 (ja) | ||
| JPS6142167Y2 (ja) | ||
| JPH05252669A (ja) | 可搬型データ処理装置 | |
| JPH11113180A (ja) | 電池の直列放電回路 | |
| JP2684373B2 (ja) | タイマー信号発生回路 | |
| JP3193553B2 (ja) | バックアップ用二次電池の制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |