JPH04159811A - 光結合型リレー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光結合方式を用いて入出力間を絶縁した光結
合型のリレー回路に関する。

［従来の技術Ｊ 第２図は従来の光結合型リレー回路を示す回路図である
。この回路にあっては、入力端子８ａ。

８ｂ間に接続された発光ダイオードｌが発生する光信号
をフォトダイオードアレイ２が受光して光起電力を発生
し、この光起電力を抵抗５を介して出力用ＭＯ３ＦＥＴ
３のゲート・ソースに印加するものである。出力用ＭＯ
３ＦＥＴ３のゲート及びソースには、ノーマリ・オン型
の制御用トランジスタ４のドレイン及びソースがそれぞ
れ接続されており、この制御用トランジスタ４のゲート
及びソースは抵抗５０両端にそれぞれ接続されている。

かかる構成のリレー回路において、発光ダイオード１に
入力信号が印加されて、フォトダイオードアレイ２に光
起電力が発生すると、ノーマリ・オン型の制御用トラン
ジスタ４のドレイン・ソース間と抵抗５を介して光電流
が流れ、抵抗５の両端に電圧が発生する。この電圧によ
り、制御用トランジスタ４が高抵抗状態にバイアスされ
るので、出力用ＭＯ３ＦＥＴ３のゲート・ソース間にフ
ォトダイオードアレイ２の光起電力が印加されて出力用
ＭＯ５ＦＥＴ３がオン状態となる。

発光ダイオード１への入力信号が遮断されると、フォト
ダイオードアレイ２の光起電力が消失し、抵抗５の両端
電圧が消失するので、ノーマリ・オン型の制御用トラン
ジスタ３はオン状態に戻り、出力用ＭＯ３ＦＥＴ３のゲ
ート・ソース間の蓄積電荷を放電させるので、出力用Ｍ
Ｏ５ＦＥＴ３はオフ状態となる。

［発明が解決しようとする課題］ 一般に、半導体リレーにはスイッチング速度の高速性が
要求される。従来、高速スイッチングが可能な光結合型
のリレーとしては、発光ダイオードとフォトトランジス
タとを光結合せしめたフォトカプラが広く用いられてい
るが、これは出力側にバイポーラトランジスタを用いて
いるので、微小信号をスイッチング制御する場合には、
オフセットの影響により信号が歪むという問題がある。

そこで、微小信号をスイッチング制御する用途には、第
２図に示す従来回路のように、出力側にＭＯＳＦＥＴ３
を用いることが望まれる。ところが、上述の従来例にあ
っては、ＭＯＳＦＥＴ３のゲート容量をフォトダイオー
ドアレイ２の光電流にて充電し、出力用ＭＯ３ＦＥＴ３
をオンさせているため、このゲート容量に対し光電流が
小さいことにより、高速スイッチングは余り望めないと
いう問題がある。しかし、この問題は、発光ダイオード
１への通電電流を多くすることで光電流量も多くなるた
め、ターンオフを速（することが可能となる。

しかしながら、ターンオフ時間は、出力用のＭＯＳＦＥ
Ｔ３のゲート・ソース間の蓄積電荷の放電径路を構成す
る制御用トランジスタ４及び該トランジスタ４を高抵抗
状態にバイアスするための抵抗５によって決まる。制御
用トランジスタ４のしきい値が高い程あるいは抵抗５が
小さい程、ターンオフは速くなる。けれどもこれらの条
件は、このリレー回路を動作状態とするために必要な発
光ダイオードｌへの最小入力電流、つまりリレー感度に
関わり、前記変更はリレー感度を悪くすることにつなが
る。すなわち、ターンオフを速めるためにはリレー感度
を犠牲にしなければならないという問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、リレー感度を変えることなく高
速ターンオフが可能な光結合型リレー回路を提供するこ
とにある。

［課題を解決するための手段］ 本発明に係る光結合型リレー回路にあっては、上記課題
を解決するために、入力信号に応答して光信号を発生す
る発光ダイオードＩと、発光ダイオード１の光信号を受
光するように配置された第１及び第２のフォトダイオー
ドアレイ２．７と、第１のフォトダイオードアレイ２の
光起電力をゲート・ソース間に印加されてドレイン・ソ
ース間の導通状態と非導通状態が切り替わる出力用のＭ
ＯＳＦＥＴ３と、出力用ＭＯ３ＦＥＴ３のゲート・ソー
ス間の蓄積電荷の放電径路を構成するノーマリ・オン型
の第１の制御用トランジスタ４と、第１の制御用トラン
ジスタ４を介して第１のフォトダイオードアレイ２の光
電流を通電されて該制御用トランジスタ４を高抵抗状態
にバイアスする電圧を発生する抵抗５と、前記抵抗５に
並列に接続され第２のフォトダイオードアレイ７の光起
電力をゲート・ソース間に印加されてドレイン・ソース
間の導通状態と非導通状態が切り替わるノーマリ・オン
型の第２の制御用トランジスタ６とから構成されたこと
を特徴とするものである。

［作　用Ｊ 本発明にあっては、ノーマリ・オン型の第２の接続用ト
ランジスタ６をノーマリ・オン型の第１の制御用トラン
ジスタ４を高抵抗状態にバイアスするための抵抗５に並
列に接続し、そのゲー１を発光ダイオード１と光結合し
た第２のフォトダイオ−ドアｌ／イアに接続したので、
発光ダイオードｌに入力信号が印加されると、第２のフ
ォトダイオードアレイ７によって発生した光起電力を印
加されて第２の制御用トランジスタ６は高抵抗状態にバ
イアスされ、さらに第１のフォトダイオードアレイ２に
よって発生した光電流を通電されて抵抗５がノーマリ・
オン型の第１の制御用トランジスタ４を高抵抗状態にバ
イアスするため、第１のフォトダイオードアレイ２の光
起電圧が出力用ＭＯ３ＦＥＴ３のゲート・ソース間に印
加され、出力用ＭＯ３ＦＥＴ３は導通状態となる。

一方、オフ時は、高抵抗状態にあった第２の制御用トラ
ンジスタ６が、第２のフォトダイオードアレイ７の光起
電力消失により、すばやく導通状態に復帰し、第１の制
御用トランジスタ４を高抵抗状態にバイアスしているイ
ンピーダンス要素の抵抗値が見かけ上、下がることにな
る。このことにより、ターンオフが速くなる。

また、リレーとしての感度は、第１の制御用トランジス
タ４を高抵抗状態にバイアスする抵抗５に並列に接続さ
れた第２の制御用１ランジスタロが第２のフォトダイオ
ードアレイ７による光起電力印加により高抵抗状態とな
るため、従来通り、放電回路を構成しているノーマリ・
オン型の第１の制御用トランジスタ４及び該トランジス
タ４を高抵抗状態にバイアスする抵抗５によって決まる
ものである。

［実施例］ 第１図は本発明の一実施例を示す回路図で、発光ダイオ
−１゛１は入力端子８ａ、Ｂｂ間に接続され、発光ダイ
オード１は第１及び第２のフォトダイオードアレイ２，
７と光結合されており、第１のフォトダイオードアレイ
２の正極は出力用ＭＯ３ＦＥＴ３のゲートに、負極は出
力用ＭＯ５ＦＥＴ３のゲート・ソース間に接続された第
１の制御用トランジスタ４のゲートにそれぞれ接続され
ている。第１の制御用トランジスタ４はノーマリ・オン
型で、そのドレインは出力用ＭＯ３ＦＥＴ３のゲートに
、ソースは出力用ＭＯ３ＦＥＴ３のソースにそれぞれ接
続され、ゲートは抵抗５を介して出力用ＭＯ３ＦＥＴ３
のソースに接続されている。第２の制御用トランジスタ
６ばノーマリ・オン型で、そのドレインは第１の制御用
トランジスタ４のソースに、ソースは第１の制御用トラ
ンジスタ４のゲートにそれぞれ接続され、ゲー］・は第
２のフォトダイオードアレイ７の正極に接続されている
。第２のフォトダイオ−１−”アレイ７の負極は第１の
制御用トランジスタ４のゲートに接続されている。出力
用ＭＯ５ＦＥＴ３のドレインは一方の出力端子９ａに、
ソースは他方の出力端子９ｂに接続され、出力端子９ａ
、９ｂ間には直流電源１０と負荷１１の直列回路が接続
されている。

次に、上記実施例の動作番説明する。まず、入力端子８
ａ、Ｂｂ間に入力信号が通電されると、発光ダイオード
１が光信号を発生し、この光信号を受光して第２のフォ
トダイオードアレイ７が光起電力を発生し、この光起電
力を印加されてノーマリ・オン型の第２の制御用トラン
ジスタ６が高抵抗状態にバイアスされる。また、第１の
フォトダイオードアレイ２によって発生した光電流を通
電されて抵抗５がノーマリ・オン型の第１の制御用トラ
ンジスタ４を高抵抗状態にバイアスするため、第１のフ
ォトダイオードアレイ２の光起電圧が出力用ＭＯ３ＦＥ
Ｔ３のゲート・ソース間に印加され、出力用ＭＯＳＦＥ
Ｔ３は導通状態となる。

ノーマリ・オン型の第２の制御用トランジスタ６は、第
２のフォトダイオ−ドア１／イアより発せられる光起電
力によって直接バイアスされるため、発光ダイオード１
への入力信号が低い状態において高抵抗状態となるため
、第１のフォ］−ダイオードアレイ２より流れ出る光電
流は、第１の制御用トランジスタ４を高抵抗状態にバイ
アスする抵抗５のみを通ることになり、従って、第２の
制御用トランジスタ６はリレーの感度には影響しない。

次に、ターンオフ時は、第２のフォトダイオードアレイ
７の光起電力消失により第２の制御Ｈ用トランジスタ６
が導通状態に復帰する。従って、放電径路を構成する第
１の制御用トランジスタ４の高抵抗状態バイアスを担っ
ている抵抗５の抵抗値が見かけ上、下がっているため、
第１の制御用トランジスタ４の復帰が速くなり、それゆ
えに出力用ＭＯ３ＦＥＴ３のゲート電荷が急速に放電し
、ターンオフが速くなる。

［発明の効果〕 本発明にあっては、上述のように、入力信号に応答して
光信号を発生する発光ダイオードに第１及び第２のフォ
トダイオードアレイを光結合させ、第１のフォトダイオ
ードアレイの光起電力をゲート・ソース間に印加されて
導通状態となる出力用ＭＯＳ　Ｆ　ＥＴのゲート電荷を
、ターンオフ時に放電するための放電径路を構成する第
１の制御用トランジスタを高抵抗状態にバイアスしてい
るインピーダンス要素の抵抗値を第２のフォトダイオー
ドアレイによって導通・非導通が切り替わるノーマリ・
オン型の第２の制御用トランジスタを用いて下げること
により、リレーのターンオフが速まるという効果があり
、また、第２の制御用トランジスタは、第２のフォトダ
イオードアレイよりの光起電力により直接バイアスされ
るため、発光ダイオードへの入力信号が低い状態で高抵
抗状態となり、リレーの感度には影響しないという効果
がある。

従って、本発明によれば、リレーの感度を変えることな
く高速ターンオフが可能な光結合型リレー回路を提供で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 １・・・発光ダイオード、２・・・第１のフォトダイオ
ードアレイ、３・・・第１の出力用ＭＯ３ＦＥＴ、４・
・・第１の制御用トランジスタ、訃・・抵抗、６・・・
第２の制御用トランジスタ、７・・・第２のフォトダイ
オードアレイ。

Claims (1)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光ダイオ
   ードと、 発光ダイオードの光信号を受光するように配置された第
   １及び第２のフォトダイオードアレイと、第１のフォト
   ダイオードアレイの光起電力をゲート・ソース間に印加
   されてドレイン・ソース間の導通状態と非導通状態が切
   り替わる出力用のＭＯＳＦＥＴと、 出力用のＭＯＳＦＥＴのゲート・ソース間の蓄積電荷の
   放電径路を構成するノーマリ・オン型の第１の制御用ト
   ランジスタと、 第１の制御用トランジスタを介して第１のフォトダイオ
   ードアレイの光電流を通電されて該制御用トランジスタ
   を高抵抗状態にバイアスする電圧を発生する抵抗と、 前記抵抗に並列に接続され第２のフォトダイオードアレ
   イの光起電力をゲート・ソース間に印加されてドレイン
   ・ソース間の導通状態と非導通状態が切り替わるノーマ
   リ・オン型の第２の制御用トランジスタと から構成されたことを特徴とする光結合型リレー回路。