JPH01129528A - 光結合型のリレー回路 - Google Patents
光結合型のリレー回路Info
- Publication number
- JPH01129528A JPH01129528A JP62287005A JP28700587A JPH01129528A JP H01129528 A JPH01129528 A JP H01129528A JP 62287005 A JP62287005 A JP 62287005A JP 28700587 A JP28700587 A JP 28700587A JP H01129528 A JPH01129528 A JP H01129528A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- normally
- source
- input signal
- relay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 9
- 238000010168 coupling process Methods 0.000 title description 2
- 230000008878 coupling Effects 0.000 title 1
- 238000005859 coupling reaction Methods 0.000 title 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、光結合方式を用いて入出力間を絶縁した光結
合型のリレー回路に関するものである。
合型のリレー回路に関するものである。
（背景技術）
第３図は従来の光結合型のリレー回路の回路図である。
この回路にあっては、発光ダイオード１が発生する光信
号を、フォトダイオードアレイ２が受光して光起電力を
発生し、この光起電力を、抵抗５を介して出力用のＭＯ
ＳＦＥＴ７のゲーＩ〜・ソース間に印加するものである
。出力用のＭＯＳＦＥＴ７のゲート・ソース間には、制
御用のノーマリ・オン型のＪＦＥＴよりなるトランジス
タ３のドレイン・ソース間が接続されており、このトラ
ンジスタ３のゲー１〜・ソース間は抵抗５の両端に接続
されている。
号を、フォトダイオードアレイ２が受光して光起電力を
発生し、この光起電力を、抵抗５を介して出力用のＭＯ
ＳＦＥＴ７のゲーＩ〜・ソース間に印加するものである
。出力用のＭＯＳＦＥＴ７のゲート・ソース間には、制
御用のノーマリ・オン型のＪＦＥＴよりなるトランジス
タ３のドレイン・ソース間が接続されており、このトラ
ンジスタ３のゲー１〜・ソース間は抵抗５の両端に接続
されている。
発光ダイオード１に入力信号が印加されて、フォトダイ
オードアレイ２に光起電力が発生すると、ノーマリ・オ
ン型のトランジスタ３のドレイン・ソース間と抵抗５を
介して光電流が流れ、抵抗５の両端に電圧が発生する。
オードアレイ２に光起電力が発生すると、ノーマリ・オ
ン型のトランジスタ３のドレイン・ソース間と抵抗５を
介して光電流が流れ、抵抗５の両端に電圧が発生する。
この電圧により、ｌ−ランジスタ３が高抵抗状態にバイ
アスされるので、ＭＯＳＦＥＴ７のゲート・ソース間に
フォトダイオードアレイ２の光起電力が印加され、ＭＯ
ＳＦＥＴ７はオンとなる。
アスされるので、ＭＯＳＦＥＴ７のゲート・ソース間に
フォトダイオードアレイ２の光起電力が印加され、ＭＯ
ＳＦＥＴ７はオンとなる。
発光ダイオード１への入力信号が遮断されると、フォト
ダイオードアレイ２の光起電力が消失し、抵抗５の両端
電圧が消失するので、ノーマリ・オン型のトランジスタ
３はオン状態に戻り、ＭＯＳＦＥＴ７のゲート・ソース
間の蓄積電荷を放電するので、ＭＯＳＦＥＴ７はオフと
なる。
ダイオードアレイ２の光起電力が消失し、抵抗５の両端
電圧が消失するので、ノーマリ・オン型のトランジスタ
３はオン状態に戻り、ＭＯＳＦＥＴ７のゲート・ソース
間の蓄積電荷を放電するので、ＭＯＳＦＥＴ７はオフと
なる。
ところで、従来の一般的な電磁リレーでは、入力信号が
動作点に達して一度オンしてしまえば、その動作点にお
いて入力信号が多少変動しようとも入力信号がある限り
オンし続け、入力信号が動作点をかなり下回るとオフす
るというヒステリシス特性を持っていた。この特性によ
り、電磁リレーは、そのスイッチングが非常に安定なも
のであった。
動作点に達して一度オンしてしまえば、その動作点にお
いて入力信号が多少変動しようとも入力信号がある限り
オンし続け、入力信号が動作点をかなり下回るとオフす
るというヒステリシス特性を持っていた。この特性によ
り、電磁リレーは、そのスイッチングが非常に安定なも
のであった。
しかしながら、第３図に示す従来の光結合型のリレー回
路にあっては、入力信号が動作点付近において変動する
と、スイッチングが不安定となり、オン状態とオフ状態
の中間状態を生じゃずいという問題があった。
路にあっては、入力信号が動作点付近において変動する
と、スイッチングが不安定となり、オン状態とオフ状態
の中間状態を生じゃずいという問題があった。
（発明の目的）
本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、入力信号が動作点付近で変動
しても、安定なスイッチング動作が可能な光結合型のリ
レー回路を提供することにある。
その目的とするところは、入力信号が動作点付近で変動
しても、安定なスイッチング動作が可能な光結合型のリ
レー回路を提供することにある。
（発明の開示）
本発明に係る光結合型のリレー回路にあっては、上記の
目的を達成するために、第１図及び第２図に示すように
、入力信号に応答して光信号を発生する発光ダイオード
１と、発光ダイオード１の光信号を受光するように配置
されたフォトグイオードアレイ２と、フォトダイオード
アレイ２の光起電力をゲート・ソース間に印加されてド
レイン・ソース間の導通状態と非導通状態が切替わる出
力用のＭＯＳＦＥＴ７と、出力用のＭＯＳＦＥＴ７のゲ
ート・ソース間の蓄積電荷の放電経路を構成するノーマ
リ・オン型の第１の制御用トランジスタ３と、第１の制
御用トランジスタ３を介してフォＩ・ダイオードアレイ
２の光電流を通電されて第１の制御用トランジスタ３を
高抵抗状態にバイアスする電圧を発生するインピーダン
ス要素（抵抗５。
目的を達成するために、第１図及び第２図に示すように
、入力信号に応答して光信号を発生する発光ダイオード
１と、発光ダイオード１の光信号を受光するように配置
されたフォトグイオードアレイ２と、フォトダイオード
アレイ２の光起電力をゲート・ソース間に印加されてド
レイン・ソース間の導通状態と非導通状態が切替わる出
力用のＭＯＳＦＥＴ７と、出力用のＭＯＳＦＥＴ７のゲ
ート・ソース間の蓄積電荷の放電経路を構成するノーマ
リ・オン型の第１の制御用トランジスタ３と、第１の制
御用トランジスタ３を介してフォＩ・ダイオードアレイ
２の光電流を通電されて第１の制御用トランジスタ３を
高抵抗状態にバイアスする電圧を発生するインピーダン
ス要素（抵抗５。
６）と、第１の制御用トランジスタ３とは導電型の異な
るノーマリ・オン型のトランジスタよりなり、第１の制
御用トランジスタ３が高抵抗状態にバイアスされたとき
に、フォトダイオードアレイ２の光起電力により高抵抗
状態にバイアスされて、前記インピーダンス要素のイン
ピーダンスを高くする第２の制御用トランジスタ４とか
ら成るものである。
るノーマリ・オン型のトランジスタよりなり、第１の制
御用トランジスタ３が高抵抗状態にバイアスされたとき
に、フォトダイオードアレイ２の光起電力により高抵抗
状態にバイアスされて、前記インピーダンス要素のイン
ピーダンスを高くする第２の制御用トランジスタ４とか
ら成るものである。
本発明にあっては、このように、第１の制御用トランジ
スタ３をバイアスするためのインピーダンス要素のイン
ピーダンスを、リレー回路のオン時とオフ時とで切り替
えるために、ノーマリ・オン型の第２の制御用Ｉ・ラン
ジスタ４を設けており、これによって入力信号に対する
動作点にヒステリシス特性を持たせて、リレー回路のス
イッチング動作を安定化させているものである。
スタ３をバイアスするためのインピーダンス要素のイン
ピーダンスを、リレー回路のオン時とオフ時とで切り替
えるために、ノーマリ・オン型の第２の制御用Ｉ・ラン
ジスタ４を設けており、これによって入力信号に対する
動作点にヒステリシス特性を持たせて、リレー回路のス
イッチング動作を安定化させているものである。
以下、本発明の実施例について説明する。
火１蝕り
第１図は本発明の一実施例の回路図である。入力端子８
ａ，８ｂには、発光ダイオード１が接続されている。発
光ダイオード１から発せられる光信号は、フ才ｌ・ダイ
オードアレイ２にて受光されて、光起電力を発生する。
ａ，８ｂには、発光ダイオード１が接続されている。発
光ダイオード１から発せられる光信号は、フ才ｌ・ダイ
オードアレイ２にて受光されて、光起電力を発生する。
フォトダイオードアレイ２のアノードは、出力用のＭＯ
ＳＦＥＴ７のゲー１〜に接続されると共に、第１のノー
マリ・オン型のトランジスタ３のドレイン及び第２のノ
ーマリ・オン型のトランジスタ４のゲートに接続されて
いる。各トランジスタ３，４は、デプリーションモード
のＪＰＥＴよりなり、トランジスタ３はＮチャンネル、
ｌ−ランジスタ４はＰチャンネルのものを用いている。
ＳＦＥＴ７のゲー１〜に接続されると共に、第１のノー
マリ・オン型のトランジスタ３のドレイン及び第２のノ
ーマリ・オン型のトランジスタ４のゲートに接続されて
いる。各トランジスタ３，４は、デプリーションモード
のＪＰＥＴよりなり、トランジスタ３はＮチャンネル、
ｌ−ランジスタ４はＰチャンネルのものを用いている。
また、出力用のＭＯＳＦＥＴ７は、Ｎチャンネル型のエ
ンハンスメントモードの電力用ＭＯ３ＦＥＴを用いてい
る。出力用のＭＯＳＦＥＴ７のドレイン・ソース間には
、直流電源つと負荷１０の直列回路が図示された極性で
接続されている。フォトダイオードアレイ２のカソード
は抵抗５を介してＭＯＳＦＥＴ７のソースに接続される
と共に、第１のノーマリ・オン型のトランジスタ３のゲ
ートに接続されている。このトランジスタ３のソースは
、抵抗６を介してＭＯＳＦＥＴ７のソースに接続されて
いる。抵抗６とトランジスタ３のソースとの接続点には
、第２のノーマリ・オン型のトランジスタ４のソースが
接続されており、抵抗６と抵抗５の接続点には、１ヘラ
ンジスタ４のドレインが接続されている。
ンハンスメントモードの電力用ＭＯ３ＦＥＴを用いてい
る。出力用のＭＯＳＦＥＴ７のドレイン・ソース間には
、直流電源つと負荷１０の直列回路が図示された極性で
接続されている。フォトダイオードアレイ２のカソード
は抵抗５を介してＭＯＳＦＥＴ７のソースに接続される
と共に、第１のノーマリ・オン型のトランジスタ３のゲ
ートに接続されている。このトランジスタ３のソースは
、抵抗６を介してＭＯＳＦＥＴ７のソースに接続されて
いる。抵抗６とトランジスタ３のソースとの接続点には
、第２のノーマリ・オン型のトランジスタ４のソースが
接続されており、抵抗６と抵抗５の接続点には、１ヘラ
ンジスタ４のドレインが接続されている。
以下、本実施例の動作について説明する。
入力端子８ ａ 、 ８１１間に入力信号が通電される
と、発光ダイオード］が光信号を発生し、この光信号を
受光してフォトダイオードアレイ２が光起電力を発生ず
る。このため、ノーマリ・オン型のトランジスタ３及び
４並びに抵抗５を通って光電流が流れる。これによって
、抵抗５の両端に電圧降下が生じる。この電圧降下は、
ノーマリ・オン型のトランジスタ３のゲート・ソース間
をバイアスする電圧となる。入力信号の大きさが動作点
に達すると、抵抗５にて発生する電圧降下にてノーマリ
・オン型のトランジスタ３が高抵抗状態となり、フォト
ダイオードアレイ２にて発生する光起電力が、ＭＯＳＦ
ＥＴ７のゲート・ソース間に印加される。このため、Ｍ
ＯＳＦＥＴ７はオンとなり、負荷１０には負荷電流が流
れる。
と、発光ダイオード］が光信号を発生し、この光信号を
受光してフォトダイオードアレイ２が光起電力を発生ず
る。このため、ノーマリ・オン型のトランジスタ３及び
４並びに抵抗５を通って光電流が流れる。これによって
、抵抗５の両端に電圧降下が生じる。この電圧降下は、
ノーマリ・オン型のトランジスタ３のゲート・ソース間
をバイアスする電圧となる。入力信号の大きさが動作点
に達すると、抵抗５にて発生する電圧降下にてノーマリ
・オン型のトランジスタ３が高抵抗状態となり、フォト
ダイオードアレイ２にて発生する光起電力が、ＭＯＳＦ
ＥＴ７のゲート・ソース間に印加される。このため、Ｍ
ＯＳＦＥＴ７はオンとなり、負荷１０には負荷電流が流
れる。
これと同時に、上記光起電力によりノーマリ・オン型の
トランジスタ４が高抵抗状態となるため、光電流の経路
はノーマリ・オン型のトランジスタ４から、抵抗６へと
切り換わり、ノーマリ・オン型のトランジスタ３のゲー
ト・ソース間には更に高いバイアス電圧が加わることに
なり、入力信号が動作点付近で多少変動しても、ＭＯＳ
ＦＥＴ７はオフしない。
トランジスタ４が高抵抗状態となるため、光電流の経路
はノーマリ・オン型のトランジスタ４から、抵抗６へと
切り換わり、ノーマリ・オン型のトランジスタ３のゲー
ト・ソース間には更に高いバイアス電圧が加わることに
なり、入力信号が動作点付近で多少変動しても、ＭＯＳ
ＦＥＴ７はオフしない。
例えば、抵抗５．６の比を１：１に設定すると、リレー
回路がオンした後にノーマリ・オン型のトランジスタ３
をオフ状態にバイアスし続けるのに必要な光電流は、リ
レー回路がオフしている状態で最初にトランジスタ３を
オフ状態にバイアスするときに必要な光電流に比べて約
半分の光電流で良い。何故なら、光電流が半分になって
もバイアス抵抗の抵抗値が２倍になっているので、バイ
アス電圧としては同じ電圧が得られるからである。
回路がオンした後にノーマリ・オン型のトランジスタ３
をオフ状態にバイアスし続けるのに必要な光電流は、リ
レー回路がオフしている状態で最初にトランジスタ３を
オフ状態にバイアスするときに必要な光電流に比べて約
半分の光電流で良い。何故なら、光電流が半分になって
もバイアス抵抗の抵抗値が２倍になっているので、バイ
アス電圧としては同じ電圧が得られるからである。
したがって、リレー回路が一旦オン状態になると、入力
信号が約半分に減少するまでは、リレー回路はオン状態
を維持する。また、リレー回路が一旦オフ状態になると
、入力信号が約２倍に上昇するまでは、リレー回路はオ
フ状態を維持する。
信号が約半分に減少するまでは、リレー回路はオン状態
を維持する。また、リレー回路が一旦オフ状態になると
、入力信号が約２倍に上昇するまでは、リレー回路はオ
フ状態を維持する。
以上のような動作により、この光結合型のリレー回路は
、ヒステリシス特性を持ち、入力信号が動作点付近で変
動してもリレー回路がオン状態とオフ状態の中間状態に
なることはなく、スイッチング動作が安定化されるもの
である。
、ヒステリシス特性を持ち、入力信号が動作点付近で変
動してもリレー回路がオン状態とオフ状態の中間状態に
なることはなく、スイッチング動作が安定化されるもの
である。
実１（
第２図は本発明の他の実施例の回路図である。
本実施例にあっては、第２のノーマリ・オン型トランジ
スタ４と抵抗５の直列回路を、抵抗６の両端に並列接続
し、出力用のＭＯＳＦＥＴ７のソースをフォトダイオー
ドアレイ２のカソードに直接接続したものであり、その
他の回路構成については、第１図の実施例と同様である
。
スタ４と抵抗５の直列回路を、抵抗６の両端に並列接続
し、出力用のＭＯＳＦＥＴ７のソースをフォトダイオー
ドアレイ２のカソードに直接接続したものであり、その
他の回路構成については、第１図の実施例と同様である
。
入力信号が無くて、リレー回路がオフ状態であるときに
は、ノーマリ・オン型のトランジスタ４がオン状態であ
るので、抵抗６と抵抗５が並列接続され、ノーマリ・オ
ン型のトランジスタ３のバイアス抵抗は低くなる。この
ため、トランジスタ３をオフ状態にバイアスするために
必要な光電流は大きくなる。
は、ノーマリ・オン型のトランジスタ４がオン状態であ
るので、抵抗６と抵抗５が並列接続され、ノーマリ・オ
ン型のトランジスタ３のバイアス抵抗は低くなる。この
ため、トランジスタ３をオフ状態にバイアスするために
必要な光電流は大きくなる。
動作点に相当する光電流が流れて、ノーマリ・オン型の
トランジスタ３が高抵抗状態にバイアスされると、ＭＯ
ＳＦＥＴ７がオンされると共に、ノーマリ・オン型のト
ランジスタ４がオフされる。
トランジスタ３が高抵抗状態にバイアスされると、ＭＯ
ＳＦＥＴ７がオンされると共に、ノーマリ・オン型のト
ランジスタ４がオフされる。
したがって、抵抗５は抵抗６から切り離され、ノーマリ
・オン型のトランジスタ３のバイアス抵抗は高くなる。
・オン型のトランジスタ３のバイアス抵抗は高くなる。
このため、トランジスタ３をオフ状態にバイアスするな
めに必要な光電流は小さくなり、入力信号が多少変動し
てもＭＯＳＦＥＴ７がオフ状態に戻ることはない。同様
に、入力信号が十分に低下してＭＯＳＦＥＴ７がオフ状
態になったときには、トランジスタ３をオフ状態にバイ
アスするために必要な光電流は大きくなるので、入力信
号が多少変動してもＭＯＳＦＥＴ７がオン状態に戻るこ
とはない。
めに必要な光電流は小さくなり、入力信号が多少変動し
てもＭＯＳＦＥＴ７がオフ状態に戻ることはない。同様
に、入力信号が十分に低下してＭＯＳＦＥＴ７がオフ状
態になったときには、トランジスタ３をオフ状態にバイ
アスするために必要な光電流は大きくなるので、入力信
号が多少変動してもＭＯＳＦＥＴ７がオン状態に戻るこ
とはない。
（発明の効果）
本発明は上述のように、光結合型のリレー回路において
、入力信号に対する動作特性にヒステリシス特性を持た
せたので、スイッチング動作が安定化されるという効果
があり、しかも、従来の回路に比べて、はとんど構成が
複雑化することはなく、コストの上昇は抑えることがで
きるという利点がある。
、入力信号に対する動作特性にヒステリシス特性を持た
せたので、スイッチング動作が安定化されるという効果
があり、しかも、従来の回路に比べて、はとんど構成が
複雑化することはなく、コストの上昇は抑えることがで
きるという利点がある。
第１図は本発明の一実施例の回路図、第２図は本発明の
他の実施例の回路図、第３図は従来例の回路図である。 １は発光ダイオード、２はフォトダイオードアレイ、３
は第１の制御用トランジスタ、４は第２の制御用トラン
ジスタ、５．６は抵抗、７はＭＯＳＦＥＴである。
他の実施例の回路図、第３図は従来例の回路図である。 １は発光ダイオード、２はフォトダイオードアレイ、３
は第１の制御用トランジスタ、４は第２の制御用トラン
ジスタ、５．６は抵抗、７はＭＯＳＦＥＴである。
Claims (1)
- （１）入力信号に応答して光信号を発生する発光ダイオ
ードと、発光ダイオードの光信号を受光するように配置
されたフォトダイオードアレイと、フォトダイオードア
レイの光起電力をゲート・ソース間に印加されてドレイ
ン・ソース間の導通状態と非導通状態が切替わる出力用
のＭＯＳＦＥＴと、出力用のＭＯＳＦＥＴのゲート・ソ
ース間の蓄積電荷の放電経路を構成するノーマリ・オン
型の第１の制御用トランジスタと、第１の制御用トラン
ジスタを介してフォトダイオードアレイの光電流を通電
されて第１の制御用トランジスタを高抵抗状態にバイア
スする電圧を発生するインピーダンス要素と、第１の制
御用トランジスタとは導電型の異なるノーマリ・オン型
のトランジスタよりなり、第１の制御用トランジスタが
高抵抗状態にバイアスされたときに、フォトダイオード
アレイの光起電力により高抵抗状態にバイアスされて、
前記インピーダンス要素のインピーダンスを高くする第
２の制御用トランジスタとから成ることを特徴とする光
結合型のリレー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287005A JPH01129528A (ja) | 1987-11-13 | 1987-11-13 | 光結合型のリレー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287005A JPH01129528A (ja) | 1987-11-13 | 1987-11-13 | 光結合型のリレー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129528A true JPH01129528A (ja) | 1989-05-22 |
Family
ID=17711792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287005A Pending JPH01129528A (ja) | 1987-11-13 | 1987-11-13 | 光結合型のリレー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01129528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218842A (ja) * | 1991-09-02 | 1993-08-27 | Matsushita Electric Works Ltd | 半導体リレー |
| EP0639005A1 (en) * | 1993-08-05 | 1995-02-15 | AT&T Corp. | Fast turn-off circuit for solid-state relays or the like |
-
1987
- 1987-11-13 JP JP62287005A patent/JPH01129528A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218842A (ja) * | 1991-09-02 | 1993-08-27 | Matsushita Electric Works Ltd | 半導体リレー |
| EP0639005A1 (en) * | 1993-08-05 | 1995-02-15 | AT&T Corp. | Fast turn-off circuit for solid-state relays or the like |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01129528A (ja) | 光結合型のリレー回路 | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JPH0365816A (ja) | 光結合型リレー回路 | |
| JP3837372B2 (ja) | 半導体リレー | |
| JPH05343972A (ja) | 半導体リレー回路 | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JPH01235414A (ja) | 光結合型のリレー回路 | |
| JP2757438B2 (ja) | 光結合型リレー回路 | |
| JPH10308529A (ja) | 半導体リレー | |
| JP2710678B2 (ja) | 半導体リレー回路 | |
| JPH02292912A (ja) | 光結合型リレー回路 | |
| JPH04159811A (ja) | 光結合型リレー回路 | |
| JP2932782B2 (ja) | 半導体リレー回路 | |
| JPH06177736A (ja) | 固体リレー | |
| JPH0477015A (ja) | 光結合型リレー回路 | |
| JPH0563051B2 (ja) | ||
| JPH04349716A (ja) | 半導体リレー回路 | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JPH01297916A (ja) | 光結合型のリレー回路 | |
| JPH03162124A (ja) | 光結合型リレー回路 | |
| JPH0420010A (ja) | 光結合型リレー回路 | |
| JPH08298447A (ja) | 半導体リレー | |
| JPH0946204A (ja) | 光結合型半導体リレー | |
| JPS6319912A (ja) | 半導体リレ−回路 | |
| EP1152532A2 (en) | Mos-gated photo-coupled relay having a reduced turn-on time |