JPH01235414A - 光結合型のリレー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光結合方式を用いて入出力間を電気的に絶縁
した光結合型のリレー回路に関するものである６ ［従来の技術］ 第３図は従来の光結合型のリレー回路の回路図である。

この回路にあっては、発光ダイオード１が発生する光信
号をフォトダイオードアレイ２が受光して光起電力を発
生し、この光起電力を抵抗５を介して出力用ＭＯＳＦＥ
Ｔ７のゲート・ソース間に印加するものである。出力用
ＭＯＳＦＥＴ７のゲート・ソース間には、ノーマリ・オ
ン型のＪＰＥＴよりなる制御用トランジスタ３のドレイ
ン・ソース間が接続されており、この制御用トランジス
タ３のゲート・ソース間は抵抗５の両端に接続されてい
る。

発光ダイオード１が入力信号に応答して光信号を発生し
、この光信号を受光してフォトダイオードアレイ２が光
起電力を発生すると、ノーマリ・オン型の制御用トラン
ジスタ３のドレイン・ソース間と抵抗５を介して光電流
が流れ、抵抗５の両端に電圧が発生する。この電圧によ
り、制御用トランジスタ３が高抵抗状態にバイアスされ
るので、出力用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　７のゲート・ソ
ース間にフォトダイオードアレイ２の光起電力が印加さ
れ、出力用ＭＯＳＦＥＴ７はオン状態となる。

発光ダイオード１への入力信号が遮断されると、フォト
ダイオードアレイ２の光起電力が消失し、抵抗５の両端
電圧が消失するので、ノーマリ・オン型の制御用トラン
ジスタ３は低抵抗状態に戻り、出力用ＭＯＳＦＥＴ７の
ゲート・ソース間の蓄積電荷を放電させるので、出力用
ＭＯＳＦＥＴ７はオフ状態となる。

［発明が解決しようとする課題］ ところで、従来の一般的な電磁リレーにおいては、入力
信号が動作点（感動電流値）に達して一度オンしてしま
えば、その動作点において、入力信号のレベルが多少変
動しようとも入力信号がある限りはオンし続け、入力信
号が動作点をかなり下回ってからオフするというヒステ
リシス特性を持っていた。このヒステリシス特性を有す
ることにより、電磁リレーのスイッチングは非常に安定
なものであった。

しかしながら、第３図に示す従来の光結合型のリレー回
路にあっては、入力信号が動作点付近で変動すると、ス
イッチングが不安定となり、オン状態とオフ状態の中間
状態を生じやすいという問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、入力信号が動作点付近で変動し
ても、安定なスイッチング動作が可能な光結合型のリレ
ー回路を提供することにある。

［課題を解決するための手段］ 本発明に係る光結合型のリレー回路にあっては、上記の
課題を解決するために、第１図に示すように、入力信号
に応答して光信号を発生する発光ダイオード１と、発光
ダイオード１の光信号を受光するように配置されたフォ
トダイオードアレイ２と、フォトダイオードアレイ２の
光起電力をゲート・ソース間に印加されて、ドレイン・
ソース間の導通状態と非導通状態が切替わる出力用ＭＯ
ＳＦＥＴ７と、出力用ＭＯＳＦＥＴ７のゲート・ソース
間の蓄積電荷の放電経路を構成するノーマリ・オン型の
第１の制御用トランジスタ３と、第１の制御用トランジ
スタ３とは導電型が異なり、第１の制御用トランジスタ
３と直列に接続されたノーマリ・オン型の第２の制御用
トランジスタ４と、出力用ＭＯＳＦＥＴ７のソース側に
該出力用ＭＯＳＦＥＴ７に対して直列に接続され、該出
力用ＭＯＳＦＥＴ７が導通状態の際に流れる負荷電流を
通電されて、第２の制御用トランジスタ４を高抵抗状態
にバイアスする電圧を発生する第１のインピーダンス要
素（抵抗８）と、第１のインピーダンス要素と並列に接
続されたノーマリ・オン型の第３の制御用トランジスタ
６と、第１及び第２の制御用トランジスタ３．４を介し
てフォトダイオードアレイ２の光電流を通電されて、第
１の制御用トランジスタ３及び第３の制御用トランジス
タ６を高抵抗状態にバイアスする電圧を発生する第２の
インピーダンス要素（抵抗５）から成ることを特徴とす
るものである。

［作用］ 本発明にあっては、出力用ＭＯＳＦＥＴ７のゲート・ソ
ース間蓄積電荷の放電経路を構成するノ−マリ・オン型
の第１の制御用トランジスタ３と直列に、第１の制御用
トランジスタ３とは導電型が異なるノーマリ・オン型の
第２の制御用トランジスタ４を接続し、出力用ＭＯＳＦ
ＥＴ７が導通状態の際に流れる負荷電流を通電される第
１のインピーダンス要素（抵抗８）が発生する電圧にて
、第２の制御用トランジスタ４を高抵抗状態にバイアス
するようにしたから、第１の制御用トランジスタ３が高
抵抗状態になって、出力用ＭＯＳＦＥＴ７が一旦オン状
態になると、負荷電流が流れている限り、第２の制御用
トランジスタ４が高抵抗状態を維持するので、入力信号
が多少変動しても出力用ＭＯＳＦＥＴ７がオフ状態に戻
ることはない。

また、第１のインピーダンス要素（抵抗８）と並列にノ
ーマリ・オン型の第３の制御用トランジスタ６を接続し
、光電流を通電される第２のインピーダンス要素（抵抗
５）が発生する電圧にて、第１の制御用トランジスタ３
及び第３の制御用トランジスタ６を高抵抗状態にバイア
スするようにしなから、第３の制御用トランジスタ６が
低抵抗状態に戻るぐらいに光電流のレベルが低下したと
きには、負荷電流の大きさに関係なく、第１のインピー
ダンス要素の両端電圧が低下し、第２の制御用トランジ
スタ４が低抵抗状態に戻るので、出力用ＭＯＳＦＥＴ７
のゲート・ソース間蓄積電荷の放電経路が構成され、出
力用ＭＯＳＦＥＴ７はオフ状態となるものである。した
がって、本発明にあっては、出力用ＭＯＳＦＥＴ７のオ
ン状態とオフ状態が切替わる動作点にヒステリシス特性
が得られるものであり、出力用ＭＯＳＦＥＴ７のスイッ
チング動作が安定するものである。

［実施例］ 第１図は本発明の一実施例の回路図である。リレー入力
端子には、発光ダイオード１が接続されている０発光ダ
イオード１４が発生する光信号はフォトダイオードアレ
イ２にて受光される。

フォトダイオードアレイ２の正極端は、出力用ＭＯＳＦ
ＥＴ７のゲートに接続されている。出力用ＭＯＳＦＥＴ
７のドレインは、負荷１０を介して直流電源９の正極に
接続されている。出力用ＭＯＳＦＥＴ７のソースは、抵
抗８を介して直流電源９の負極に接続されている。

フォトダイオードアレイ２の負極端は、抵抗５と抵抗８
を介して出力用ＭＯＳＦＥＴ８のソースに接続されてい
る。フォトダイオードアレイ２の負極端には、Ｎチャン
ネルＪＦＥＴよりなるノーマリ・オン型の制御用トラン
ジスタ３及び６のゲートが接続されている。制御用トラ
ンジスタ３のドレインはフォトダイオードアレイ２の正
極端に接続されており、ソースはＰチャンネルＪＦＥＴ
よりなるノーマリ・オン型の制御用トランジスタ４のド
レイン・ソース間及び抵抗５を介してフォトダイオード
アレイ２の負極端に接続されている。

制御用トランジスタ４のゲートは、制御用トランジスタ
６のドレインと共に、出力用ＭＯＳＦＥＴ７のソースに
接続されている。制御用トランジスタ４及び６のソース
は、抵抗５と抵抗８の接続点に接続されている。

以下、この回路の動作について説明する。リレー入力端
子に入力信号が印加されると、発光ダイオード１は入力
信号のレベルに応じた光信号を発生する。この光信号は
フォトダイオードアレイ２にて受光され、フォトダイオ
ードアレイ２は光信号のレベルに応じて光電流を発生す
る。この光電流は、ノーマリ・オン型の制御用トランジ
スタ３及び４と抵抗５を介して流れ、抵抗５の両端に図
示された極性の電圧が発生する。入力信号のレベルが低
いときには、抵抗５の両端に発生する電圧のレベルも低
く、この電圧により、まず、ノーマリ・オン型の制御用
トランジスタ６が高抵抗状態にバイアスされる。このと
き、ノーマリ・オン型の制御用トランジスタ３は、まだ
高抵抗状態にバイアスされていないものとする。

次に、リレー入力端子への入力信号のレベルが上記のレ
ベルよりも高くなると、発光ダイオード１にて発生ずλ
光信号のレベルも高くなり、フォトダイオードアレイ２
はより大きな光電流を発生する。この光電流が流れるこ
とにより、抵抗５の両端には、上記の電圧よりも高い電
圧が発生しノーマリ・オン型の制御用トランジスタ３が
高抵抗状態にバイアスされる。したがって、出力用ＭＯ
ＳＦＥＴ７のゲート・ソース間にフォトダイオードアレ
イ２の光起電力が印加されて、出力用ＭＯＳＦＥＴ７は
オン状態となる。フォトダイオードアレイ２は、この出
力用ＭＯＳＦＥＴ７がオン状態となり得るような個数の
フォトダイオードを直列接続して成るものである。出力
用ＭＯＳＦＥＴ７がオン状態となることにより抵抗８を
介して負荷電流が流れ、その両端に発生した電圧により
、ノーマリ・オン型の制御用トランジスタ４が高抵抗状
態にバイアスされる。

次に、この状態から入力信号のレベルが低下して、光電
流のレベルがノーマリ・オン型の制御用トランジスタ３
を高抵抗状態にバイアスし得るレベルよりも低下し、ノ
ーマリ・オン型トランジスタ３が低抵抗状態に戻ったと
しても、負荷電流により抵抗８の両端に発生した電圧に
よってノーマリ・オン型の制御用トランジスタ４が高抵
抗状態にバイアスされているために、出力用ＭＯＳＦＥ
Ｔ７のゲート・ソース間には、フォトダイオードアレイ
２により発生した起電力が印加され続ける。

したがって、出力用ＭＯＳＦＥＴ７はオン状態を１持す
る。

そして、入力信号のレベルをさらに低下させて、光電流
により抵抗５の両端に生じる電圧をさらに低下させると
、ノーマリ・オン型の制御用トランジスタ６が高抵抗状
態にバイアスされなくなり、低抵抗状態に戻るので、抵
抗８の両端が短絡されることになる。このため、負荷電
流の大きさには関係なく、ノーマリ・オン型の制御用ト
ランジスタ４を高抵抗状態にバイアスする電圧が消失し
、制御用トランジスタ４は低抵抗状態に戻り、出力ＪＤ
ＭＯＳＦＥＴ７のゲート・ソース間の蓄積電荷が放電さ
れるため、出力用ＭＯＳＦＥＴ７がオフ状態となる。

以上のような動作により、この光結合型のリレー回路は
ヒステリシス特性を持ち、入力信号が動作点付近で変動
してもリレー回路がオン状態とオフ状態の中間状態にな
ることはなく、スイッチング動作が安定化されるもので
ある。

第２図は本発明の他の実施例の回路図である。

本実施例にあっては、第３の制御用トランジスタ６とし
て、ＰチャンネルのＪＦＥＴよりなるノーマリ・オン型
のトランジスタを用いたものである。

制御用トランジスタ６の導電型が第１図の実施例とは異
なるので、ゲート及びソースの接続される箇所が逆にな
り、第２の制御用トランジスタ６のソース側にゲートを
接続し、フォトダイオードアレイ２の負極端にソースを
接続している。したがって、本実施例にあっては、フォ
トダイオードアレイ２の負極端は抵抗５を介さずに抵抗
８の一端に接続されている。その他の構成及び動作につ
いては、第１図実施例と同様であるので、重複する説明
は省略する。

なお、図示実施例にあっては、ノーマリ・オン型の制御
用トランジスタとしてデプリーションモードのＪＦＥＴ
を用いているが、デプリーションモードのＭＯＳＦＥＴ
を用いても良いことは言うまでもない。また、第１及び
第２のインピーダンス要素としては、抵抗５．８を用い
ているが、ダイオードの直列アレイやダイオードと抵抗
の直列回路を用いても構わない。

［発明の効果コ 本発明は上述のように、光結合型のリレー回路において
、出力用ＭＯＳＦＥＴがオフ状態からオン状態に切替わ
る動作点と、オン状態からオフ状態に切替わる動作点に
ヒステリシス特性を持たせたので、入力信号が動作点付
近で多少変動しても、出力用ＭＯＳＦＥＴの状態が不安
定になることはなく、スイッチング動作が安定化される
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
他の実施例の回路図、第３図は従来例の回路図である。 １は発光ダイオード、２はフォトダイオードアレイ、３
は第１の制御用トランジスタ、４は第２の制御用トラン
ジスタ、５は抵抗、６は第３の制御用トランジスタ、７
は出力用ＭＯＳＦＥＴ、８は抵抗である。

Claims (2)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光ダイオ
   ードと、発光ダイオードの光信号を受光するように配置
   されたフォトダイオードアレイと、フォトダイオードア
   レイの光起電力をゲート・ソース間に印加されて、ドレ
   イン・ソース間の導通状態と非導通状態が切替わる出力
   用ＭＯＳＦＥＴと、出力用ＭＯＳＦＥＴのゲート・ソー
   ス間の蓄積電荷の放電経路を構成するノーマリ・オン型
   の第１の制御用トランジスタと、第１の制御用トランジ
   スタとは導電型が異なり、第１の制御用トランジスタと
   直列に接続されたノーマリ・オン型の第２の制御用トラ
   ンジスタと、出力用ＭＯＳＦＥＴのソース側に該出力用
   ＭＯＳＦＥＴに対して直列に接続され、該出力用ＭＯＳ
   ＦＥＴが導通状態の際に流れる負荷電流を通電されて、
   第２の制御用トランジスタを高抵抗状態にバイアスする
   電圧を発生する第１のインピーダンス要素と、第１のイ
   ンピーダンス要素と並列に接続されたノーマリ・オン型
   の第３の制御用トランジスタと、第１及び第２の制御用
   トランジスタを介してフォトダイオードアレイの光電流
   を通電されて、第１の制御用トランジスタ及び第３の制
   御用トランジスタを高抵抗状態にバイアスする電圧を発
   生する第２のインピーダンス要素から成ることを特徴と
   する光結合型のリレー回路。
2. （２）第１の制御用トランジスタが高抵抗状態にバイア
   スされるよりも低い電圧にて第３の制御用トランジスタ
   が高抵抗状態にバイアスされることを特徴とする請求項
   １記載の光結合型のリレー回路。