JPH03218116A - 光結合型リレー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光結合方式を用いて入出力間を絶縁した光結
合型のリレー回路に関する。

［従来の技術］ 第２図は従来の光結合型リレー回路を示す回路図である
。この回路にあっては、入力端子８ａ８ｂ間に接続され
た発光ダイオード１が発生する光信号をフォトダイオー
ドアレイ２が受光して光起電力を発生し、この光起電力
を出力用ＭＯＳＦＥＴ３のゲート・ソースに印加するも
のである。

出力用ＭＯＳＦＥＴ３のゲート・ソース間には、抵抗５
が接続されている。

かかる構成のリレー回路において、発光ダイオード１に
入力信号が印加されて、フォトダイオードアレイ２に光
起電力が発生すると、抵抗５を介して光電流が流れ、抵
抗５の両端に電圧が発生する。この電圧が出力用ＭＯＳ
ＦＥＴ３のゲート・ソース間に印加されて出力用ＭＯＳ
ＦＥＴ３がオン状態となる。

発光ダイオード１への入力信号が遮断されると、フォト
ダイオードアレイ２の光起電力が消失し、抵抗５の両端
電圧を消失させるので、出力用ＭＯＳＦＥＴ３はオフ状
態となる。

［発明が解決しようとする諜題１ 一般６こ、半導体リレーにはスイノチング速度の高速性
が要求される。従来、高速スイッチングが可能な光結合
型リレーとしては、発光ダイオードとフォトトランジス
タとを光結合せしめたフォトカプラが広く用いられてい
るが、これは出力側にハイポーラトランジスタを用いて
いるので、微小信号をスイノチング制御する場合には、
オフセ・ットの影響により信号が歪むという問題がある
。

そこで、微小信号をスインチング制御する用途には、第
２図に示す従来回路のように、出力側にＭＯＳＦＥＴ３
を用いることが望まれる。ところが、上述の従来例にあ
っては、ＭＯＳＦＥＴ３のゲート容量をフォトダイオー
ドアレイ２の光電流Ｃこて充電し、出力用ＭＯＳＦＥＴ
３をオンさせているため、このゲート容量に対し光電流
が小さいことにより、高速スイノチングは余り望めない
という問題がある。しかし、この問題は、発光ダイオー
ド１への通電電流を多くすることで光電流看も多くなる
ため、ターンオンを速くすることが可能となる。

しかしながら、ターンオフ時間は、出力用のＭＯＳＦＥ
Ｔ３のゲート・ソース間の蓄積電荷の放電径路を構成す
る抵抗５及びオフし始める時のゲート電圧によって決ま
る。出力用ＭＯＳＦＥＴ３がオフし始めるのは、ゲート
電圧が闇値より下がり始めた点からであるが、通常動作
状態においては、ゲート電圧はフォトダイオードアレイ
２による光電流と抵抗５の積で決まる電圧（しかしフォ
トダイオードアレイ２の光起電圧を越えることはない）
状態にあり、その電圧は出力用ＭＯＳＦＥＴ３の闇値よ
りもかなり大きい。この電圧がゲート容量と抵抗５によ
って決まる時定数をもって出力用ＭＯＳＦＥＴ３の闇値
まで下がるまで、出力用ＭＯＳＦＥＴ３は導通状態にあ
る。この時間を短くするには抵抗５を小さくすればよい
。しかしこの条件は、このリレー回路を動作状態とする
ために必要な発光ダイオードｌへの最小入力電流、つま
りリレー惑度に大きく関わり、前記変更はリレー感度を
悪くすることにつながる。すなわち、ターンオフを速め
るためにはリレー惑度を犠牲にしなければならないとい
う問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、リレー感度を変えることなくタ
ーンオフ時間の短縮が図れる光結合型リレー回路を捉供
することにある。

Ｆ課題を解決するための手段］ 本発明に係る光結合型リレー回路にあっては、上記課題
を解決するために、入力信号に応答して光信号を発生す
る発光ダイオードｌと、発光ダイオード１の光信号を受
光するように配置されたフォトダイオードアレイ２と、
フォトダイオードアレイ２の光起電力をゲート・ソース
間に印加されてトレイン・ソース間の導通状態と非導通
状態が切り替わる出力用のＭＯＳＦＥＴ３と、出力用の
ＭＯＳＦＥＴ３のゲート・ソース間の蓄積電荷の放電径
路を構成する抵抗５と、出力用のＭＯＳＦＥＴ３のゲー
ト電位上昇を抑えるよう出力用のＭＯＳＦＥＴ３のゲー
ト・ソース間に接続されたツェナーダイオード４とから
構成されたことを特徴とするものである。

［作　用］ 本発明にあっては、ツエナーダイオード４を抵抗５と並
列に接続したので、発光ダイオード１に入力信号が印加
されると、フォトダイオードアレイ２によって発生した
光電流を通電されて抵抗５にて電圧が発生し、この電圧
が出力用ＭＯＳＦＥＴ３のゲート・ソース間に印加され
、出力用ＭＯＳＦＥＴ３は導通状態となる。出力用ＭＯ
ＳＦＥＴ３のゲート電圧はさらに上昇しようとするが、
ツェナーダイオード４によりその上昇を抑えられるため
、オフ時には出力用ＭＯＳＦＥＴ３のゲート電圧がその
闇値まで速く下がり、従って、夕一ンオフ時間が短《な
る。

また、リレーとしての感度は、従来通り、放電回路を構
成している抵抗５によって決まるものであり、並列に接
続されているツエナーダイオード４は作用しない。

［実施例］ 第１図は本発明の一実施例を示す回路図で、発光ダイオ
ード１は入力端子８ａ，８ｂ間に接続され、発光ダイオ
ード１はフォトダイオードアレイ２と光結合されており
、フォトダイオードアレイ２の正極は出力用ＭＯＳＦＥ
Ｔ３のゲートに、負極は出力用ＭＯＳＦＥＴ３のソース
にそれぞれ接続されている。抵抗５は出力用ＭＯＳＦＥ
Ｔ３のゲート・ソース間に接続されている。ツェナーダ
イオード４の正極は出力用ＭＯＳＦＥＴ３のソースに、
負極は出力用ＭＯＳＦＥＴ３のゲートにそれぞれ接続さ
れている。出力用ＭＯＳＦＥＴ３のドレインは一方の出
力端子９ａに、ソースは他方の出力端子９ｂに接続され
、出力端子９ａ，９ｂ間には直流電源ＩＯと負荷１ｌの
直列回路が接続されている。

次に、上記実施例の動作を説明する。まず、入力端子８
ａ，Ｂｂ間に入力信号が通電されると、発光ダイオード
ｌが光信号を発生し、この光信号を受光してフォトダイ
オードアレイ２が光電流を発生し、この光電流を通電さ
れて抵抗５にて電圧が発生し、この電圧が出力用Ｍ　Ｏ
　Ｓ　Ｆ　Ｅ　Ｔ　３のゲト・ソース間に印加され、出
力用ＭＯＳＦＥＴ３は導通状態となる。

出力用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ　３が導通状態となった
後もゲート電圧は上昇しようとするが、出力用ＭＯＳＦ
ＥＴ３が導通状態となるゲート電圧よりも少し高い電圧
にてツェナー特性を持つツェナーダイオード４が出力用
ＭＯＳＦＥＴ３のゲート・ソース間に接続されているた
め、さらなるゲート電圧の上昇は抑えられる。従って、
ツエナーダイオード４は、リレーの感度には影響しない
。

次に、ターンオフ時は、出力用ＭＯＳＦＥＴ３のゲート
電圧がツェナーダイオーｒ４により、その闇値付近に抑
えられているため、速くオフし始める。つまり、ゲート
電圧が闇値まで下がる時間が短くなる。それゆえ全体と
してターンオフ時間が短くなる。

［発明の効果］ 本発明にあっては、上述のように、入力信号に応答して
光信号を発生する発光ダイオードにフォトダイオードア
レイを光結合させ、フォトダイオードアレイの光起電力
をゲート・ソース間に印加されて導通状態となる出力用
ＭＯ　Ｓ　Ｆ　ＥＴのゲート電圧を、ツェナーダイオー
ドにより出力用ＭＯＳＦＥＴの闇値電圧付近に抑えるこ
とにより、リレーのクーンオフが速まるという効果があ
り、また、ツェナーダイオードのツェナー特性を示す電
圧を出力用ＭＯＳＦＥＴの閾値電圧より少し高くしたこ
とにより、リレーの感度には影響しないという効果があ
る。

従って、本発明によれば、リレーの感度を変えることな
くターンオフを速くした光結合型リレー回路を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 １・・・発光ダイオード、２・・・フォトダイオードア
レイ、３・・・出力用ＭＯＳＦＥＴ、４・・・ツェナー
ダイオート、 ５・・・抵抗。

Claims (1)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光ダイオ
   ードと、 発光ダイオードの光信号を受光するように配置されたフ
   ォトダイオードアレイと、 フォトダイオードアレイの光起電力をゲート・ソース間
   に印加されてドレイン・ソース間の導通状態と非導通状
   態が切り替わる出力用のＭＯＳＦＥＴと、 出力用のＭＯＳＦＥＴのゲート・ソース間の蓄積電荷の
   放電径路を構成する抵抗と、 出力用のＭＯＳＦＥＴのゲート電位上昇を抑えるよう、
   出力用のＭＯＳＦＥＴのゲート・ソース間に接続された
   ツェナーダイオードと から構成されたことを特徴とする光結合型リレー回路。