JPH02135819A - 光結合型リレー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光結合方式を用いて入出力間を絶縁した光結
合型リレー回路に関するものである。

［従来の技術］ 第２図は従来の光結合型リレー回路を示す回路図で、入
力端子１ａ、ｌｂ間に接続された発光ダイオード２が発
生する光信号を、フォトダイオードアレイ３が受光して
光起電力を発生し、この光起電力を抵抗４を介して出力
用ＭＯＳ　Ｆ　ＥＴ　５のゲート・ソース間に印加する
ものであり、出力用ＭＯＳ　Ｆ　ＥＴ　５のゲート及び
ソースには、ノーマルオン型のＪＦＥＴよりなる制御用
トランジスタ６のドレイン及びソースがそれぞれ接続さ
れており、このトランジスタ６のゲート・ソース間は前
記抵抗４の両端に接続されている。

かかる構成のリレー回路において、発光ダイオード２に
入力信号が印加されて、フォトダイオードアレイ３に光
起電力が発生すると、ノーマノＶ−オン型の制御用トラ
ンジスタ６のドレイン・ソース間と抵抗４を介して光電
流が流れ、抵抗４の両端に電圧が発生する。この電圧に
より、制御用トランジスタ６が高抵抗状態にバイアスさ
れるので、出力用ＭＯＳＦＥＴ５のゲート・ソース間に
フォトダイオードアレイ３の光起電力が印加されて、出
力用ＭＯ３ＦＥＴ５がオン状態となる。

そして、発光ダイオード２への入力信号が遮断されると
、フォトダイオードアレイ３の光起電力が消失し、抵抗
４の両端電圧が消失するので、ノーマルオン型の制御用
トランジスタ６はオン状態に戻り、出力用ＭＯ３ＦＥＴ
５のゲート・ソース間の蓄積電荷を放電させるので、出
力用ＭＯ３ＦＥＴ５はオフ状態となる。

［発明が解決しようとする課題］ 一般に、半導体リレーにはスイッチング速度の高速性が
要求される。従来、高速スイッチングが可能な光結合型
のリレーとしては、発光ダイオードとフォトトランジス
タとを光結合せしめたフォトカプラが広く用いられてい
るが、これは出力側にバイポーラトランジスタを用いて
いるので、微小信号をスイッチング制御する場７合には
、オフセットの影響により信号が歪むという問題がある
。

微小信号をスイッチング制御する用途には、第２図に示
す従来例のように、出力側にＭＯ３ＦＥＴ５を用いるこ
とが望まれる。ところが、上述の従来例にあっては、Ｍ
ＯＳ　Ｆ　ＥＴ　５のゲート容量をフォトダイオードア
レイ３の光電流にて充電し出力用ＭＯ３ＦＥＴ５をオン
させているが、このゲート容置に対し光電流が小さいた
め、高速スイッチングは余り望めないという問題があっ
た。

本発明は上記問題点に鑑みなされたもので、その目的と
するところは、高速スイッチングが可能で、且つ、出力
のりニアりティが良好な光結合型リレー回路を提供する
ことにある。

［課題を解決するための手段］ 本発明に係る光結合型リレー回路にあっては、上記課題
を解決するために、入力信号に応答して光信号を発生す
る発光ダイオード２と、発光ダイオード２の光信号を受
光するように配置されたフォトダイオードアレイ３と、
フォトダイオードアレイ３の光起電力をゲート・ソース
間に印加されてドレイン・ソース間の導通状態と非導通
状態が切り替わる出力用のＭＯＳ　Ｆ　ＥＴ　５と、出
力用ＭＯ３ＦＥＴ５のゲート・ソース間に接続され、フ
ォトダイオードアレイ３の光起電力が消失した時、出力
用ＭＯ５ＦＥＴ５のゲートに蓄積された電荷を放電する
回路とを具備した光結合型リレー回路において、前記発
光ダイオード２と直列にノーマルオン型素子８のドレイ
ン・ソースを接続すると共に、ノーマルオン型素子８の
ゲート・ソース間に、前記発光ダイオード２の光信号を
受光するとノーマルオン型素子８が低抵抗状態から高抵
抗状態に切り替わるようにフォトダイオード９を接続し
たことを特徴とするものである。

［作　用］ 本発明にあっては、発光ダイオード２と直列にフォトダ
イオード（フォトダイオードアレイ）９と組み合わせた
ノーマルオン型素子８を接続しているため、一定電圧を
入力端子１ａ、ｌｂ間に印加すると、印加の瞬間はノー
マルオン型素子８はゲートに電圧がかかっていないため
、低抵抗状態であるので発光ダイオード２に比較的大き
な電流が流れる。しかし、その直後、フォトダイオード
９に光が照射されるため、ノーマルオン型素子８のゲー
トに電圧が印加され、ノーマルオン型素子８が高抵抗状
態となり、発光ダイオード２に流れる電流が小さくなる
。従って、入力を入れた瞬間は発光ダイオード２から照
射される光は強く、その後弱くなるので、受光部側であ
るフォトダイオードアレイ３では、入力の瞬間は発生す
る電流が大きく、その後小さくなる。

ところで、フォトダイオードアレイを利用してＭＯＳ　
Ｆ　ＥＴを駆動するリレー回路においては、ＭＯＳ　Ｆ
　ＥＴをオンさせるために、フォトダイオードアレイの
光起電力をＭＯＳ　Ｆ　ＥＴのゲートに与えるので、オ
ンの瞬間にはゲート電位を上昇させるために、ゲート容
量に応じた充電電流が必要である。しかし、ゲートが一
定電圧に達した後は、その電圧を保持さえすれば良いた
め、電流はオン時はど必要としない。

従って、上述のように、入力の瞬間の光起電力は大きく
、その後小さくなるようにフォトダイオードアレイ３が
作用する本発明は、ＭＯＳＦＥＴを駆動するリレー回路
に通した動作を行なうものであるということは容易に理
解できるであろう。

このことは、入力電力を従来と等しくすれば、ＭＯＳＦ
ＥＴ５のゲートの電荷蓄積時間は短くなり、高速動作す
ることを意味し、動作時間が従来と等しいとするならば
、入力電力が小さくて済むということを意味する。

［実施例コ 第１図は本発明の一実施例を示す回路図で、前記従来例
と異なる点は、入力端子１ａ、ｌｂ間に接続された発光
ダイオード２に直列にノーマルオン型素子８のドレイン
・ソースを接続し、このノーマルオン型素子８のゲート
・ソース間にフォトダイオードアレイ９と抵抗１０の並
列回路を接続すると共に、フォトダイオードアレイ９を
前記発光ダイオード２の光信号を受光するように配置し
たことで、他の構成は前記実施例と同様であるので、同
等構成に同一符号を付すことにより説明を省略する。

［発明の効果］ 本発明は上記のように、入力信号に応答して光信号を発
生する発光ダイオードと、発光ダイオードの光信号を受
光するように配置されたフォトダイオードアレイと、フ
ォトダイオードアレイの光起電力をゲート・ソース間に
印加されてドレイン・ソース間の導通状態と非導通状態
が切り替わる出力用のＭＯＳＦＥＴと、出力用ＭＯ５Ｆ
ＥＴ（７）ゲート・ソース間に接続され、フォトダイオ
ードアレイの光起電力が消失した時、出力用ＭＯ５ＦＥ
Ｔのゲートに蓄積された電荷を放電する回路とを具備し
た光結合型リレー回路において、前記発光ダイオードと
直列にノーマルオン型素子のドレイン・ソースを接続す
ると共に、ノーマルオン型素子のゲート・ソース間に、
前記発光ダイオードの光信号を受光するとノーマルオン
型素子が低抵抗状態から高抵抗状態に切り替わるように
フォトダイオードを接続したことにより、入力の瞬間は
フォトダイオードプレイの光起電力が大きく、その後小
さくなり、フォトダイオードアレイの光起電力で出力用
ＭＯ３ＦＥＴを駆動するリレー回路に通した動作を行な
う、従って、本発明によれば、高速スイッチングが可能
で、且つ、出力のりニアリティが良好な光結合型リレー
回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 ２・・・発光ダイオード、３・・・フォトダイオードア
レイ、４・・・抵抗、５・・・出力用ＭＯ３ＦＥＴ、６
・・・制御用トランジスタ、８・・・ノーマルオン型素
子、９・・・フォトダイオード。

Claims (1)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光ダイオ
   ードと、 発光ダイオードの光信号を受光するように配置されたフ
   ォトダイオードアレイと、 フォトダイオードアレイの光起電力をゲート・ソース間
   に印加されてドレイン・ソース間の導通状態と非導通状
   態が切り替わる出力用のＭＯＳＦＥＴと、 出力用ＭＯＳＦＥＴのゲート・ソース間に接続され、フ
   ォトダイオードアレイの光起電力が消失した時、出力用
   ＭＯＳＦＥＴのゲートに蓄積された電荷を放電する回路
   とを具備した光結合型リレー回路において、 前記発光ダイオードと直列にノーマルオン型素子のドレ
   イン・ソースを接続すると共に、ノーマルオン型素子の
   ゲート・ソース間に、前記発光ダイオードの光信号を受
   光するとノーマルオン型素子が低抵抗状態から高抵抗状
   態に切り替わるようにフォトダイオードを接続したこと
   を特徴とする光結合型リレー回路。