JPH0658622U - 半導体リレー - Google Patents

Abstract

(57)【要約】 【目的】 遅延後リレーを完全な導通状態にする時間を
増加させることなく、動作遅延を制御できる半導体リレ
ーを提供すること。 【構成】 本考案の半導体リレーは、ドレインが出力タ
ーミナルに接続される出力トランジスタ１２と、前記出
力トランジスタ１２のゲートに、制御信号に応答して、
バイアスをかける電流生成器１１と、前記電流生成器１
１と直列に接続され、前記電流生成器１１からの電流を
所定量に制限する電流制限器１３と、前記電流制限器１
３をバイパスするバイパス手段１４とからなり、前記バ
イパス手段は、所定の遅延後、制御信号に応答して、電
流制限器１３をバイパスし、電流生成器１１からの電流
が十分流れるようにすることを特徴とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は半導体リレーに関し、単極（シングルポール）双投（ダブルスロー） 型（Ｃ型）リレーを有する半導体リレーに関する。

【０００２】

【従来の技術】

半導体リレーは信頼性があり、機械的リレーに置き代わっている。その結果、 半導体（固体）リレーは、低電力及び中圧、中電力の応用については、特に、機 械的リレー置き代わる傾向にある。常開（Ａ型）と常閉（Ｂ型）のシングルポー ルリレーは広い用途を有する。しかし、この単極双投型（ＳＰＤＴ、あるいはＣ 型）の固体リレーは、その機械的リレーに比較して、今日まであまり広く使用さ れていない。Ｃ型機械的リレーがＣ型半導体リレーに対し優れている点は、機械 的リレーは、「開く前に閉じる」または「閉じる前に開く」の何れかにおいて、 信頼性のある動作を構成することができる点である。同様に、二重（もしくはそ の以上の）のＡ型あるいはＢ型の半導体リレーは、その一部は遅延同期でもって 動作するが、信頼性のある部分タイミングでもって、製造することは不可能であ る。

【０００３】 Ｃ型（あるいは多重セクションＡ型、あるいは多重セクションＢ型）の半導体 リレーが、「閉じる前に開く」（または開く前に閉じる）のような信頼性のある 動作をすることができない主な理由は、リレーの一つセクションが他のセクショ ンに比較して、動作を遅延させる際に、信頼性がないからである。

【０００４】

【考案が解決しようとする課題】

本考案の目的は、動作遅延を制御できる半導体リレーを提供することである。 本考案の他の目的は、遅延後リレーを完全な導通状態にする時間を増加させるこ となく、動作遅延を制御できる半導体リレーを提供することである。

【０００５】

【課題を解決するための手段】

本考案の半導体リレーは、ドレインが出力ターミナルに接続される出力トランジ スタ１２と、前記出力トランジスタ１２のゲートに、制御信号に応答して、バイ アスをかける電流生成器１１と、前記電流生成器１１と直列に接続され、前記電 流生成器１１からの電流を所定量に制限する電流制限器１３と、前記電流制限器 １３をバイパスするバイパス手段１４とからなり、前記バイパス手段は、所定の 遅延後、制御信号に応答して、電流制限器１３をバイパスし、電流生成器１１か らの電流が十分流れるようにすることを特徴とする。

【０００６】

【実施例】

図３において、半導体リレー２は、光ダイオード電流生成器１１と出力トラン ジスタ１２とを有する。電流制限器１３は、光ダイオード電流生成器１１からの 電流を制限する。バイパス手段１４は、所定の遅延後、半導体リレー２の導通が 変わる前に、電流制限器１３をバイパスする。その後、光ダイオード電流生成器 １１からの全電流がかかり、半導体リレー２の導通状態が急変する。

【０００７】 一般的に、多重セクションリレー１（Ｃ型）、図１に示されている。共通の制 御信号は、半導体リレー２、３の両方の動作を制御し、この半導体リレー２、３ は、それぞれ出力ＡとＢ、及び共通出力ＣＯＭＭＯＮに接続される。この実施例 において、多重セクションリレー１は半導体リレー２と３とを有する。この半導 体リレー２については米国特許録第４２２７０９８号を、半導体リレー３につい ては米国特許第５１３８１７７号を参照のこと。 多くの応用において、多重セクションリレー１は閉じる前に開く、すなわち多 重セクションリレー１の出力端子ＡとＢとの間には、導通は存在しない。半導体 リレー２、３が同時に閉じないようにすることが重要である。

【０００８】 図２において、半導体リレー２、３の導通状態が制御信号が加わった時、すな わちリレー１が動作したときがプロットしてある。制御信号が加わるとＢ型の半 導体リレー３は、導電性を減少させることにより、開状態となる（カーブ４）。 上述したように、Ａ型の半導体リレー２を直列に用いると、半導体リレー２の導 電状態は、半導体リレー３が非導電状態になる前に導通し（カーブ５）、端子Ａ とＢの間の導電パスが不用意に形成されてしまう。前述したように、半導体リレ ー２のターンオンのスピード単に落とすだけになると、カーブ６のような状態に なる。この状態では、多くの応用においては満足しえない。その理由は導電性の 変化の速度（カーブ６の傾斜により示されるような）は遅すぎて、制御信号が加 わた時から、半導体リレー２が完全に導通状態になる（90％の導通レベル）にな るまでの時間があまりに長くなり過ぎるからである。

【０００９】 図３においては、Ａ型の半導体リレー２は、半導体リレー２がある遅延後完全 導通状態になるまでの時間を増加させることなく、半導体リレー２の動作（ター ンオン）開始時間を遅延させる回路を示す。言い替えると、Ａ型の半導体リレー ２は、制御信号が加わた時間から導通が開始するまでの時間遅延を半導体リレー ２の導通状態の変化のスピードを減少することなく（図２のカーブの傾斜を小さ くさせることなく）、遅延させる。従来のＡ型のリレーのように、半導体リレー ２は、発光ダイオードアレイ１５により生成された光制御信号に応答する直列接 続された複数の光ダイオードからなる電流生成器１１からなる。光ダイオード電 流生成器１１からの電流は、ＭＯＳ出力トランジスタ１２のゲート容量（他の浮 遊容量も）を変化させる。出力トランジスタ１２のゲートが十分にチャージされ ると、出力トランジスタ１２はターンオンし、半導体リレー２をターンオンさせ る。ＪＦＥＴ１６と電圧ドロップ回路１７（Ｖ_beマルチプライヤ）は制御信号が 取り除かれたときに、半導体リレー２のターンオフのスピードを増加させる。さ らに、電圧ドロップ回路１７は、半導体リレー２のターンオンの時間を光ダイオ ード電流生成器１１からの電流の広範囲にわたって、固定電圧を低下させること によりスピードを増す。

【００１０】 従来の半導体リレー２のターンオンを遅らせる従来のアプローチは、出力トラ ンジスタ１２のゲート容量を増加させることである。制御信号が印加されてから 半導体リレー２の導電性が開始するまでの時間は遅れるが、導電性の変化のスピ ードも図２のカーブ６に示すように遅れる。これは多くの応用において満足すべ きものではない。

【００１１】 導電性の変化の速度を増加させることなく、遅延を提供するために、電流制限 器１３とバイパス手段１４とを追加する。この電流制限器１３は、光ダイオード 電流生成器１１のダイオードとほぼ同一の部品で、発光ダイオードアレイ１５に より生成される光制御信号から遮蔽して構成される。光ダイオードからなる電流 生成器１１は光制御信号の強度によって制御される電流源として機能する。電流 制限器１３に流れる電流量は、光制御信号から遮蔽された数量によって決定され る。電流制限器１３は数メガオームの抵抗値を有してもよい。バイパス手段１４ は出力トランジスタ１２のゲートにかかる電圧が、そのしきい値に到達したとき に電流制限器１３をバイパスする。

【００１２】 このバイパス手段１４は、バイポーラトランジスタ１８とバイアス光ダイオー ド１９、２０と検知トランジスタ２１とを有する。検知トランジスタ２１のゲー トとソースは、出力トランジスタ１２のゲートとソースと並列に配置される。検 知トランジスタ２１は、出力トランジスタ１２とほぼ同一のしきい電圧（Ｖ_t） を有する。かくして出力トランジスタ１２の導通状態は、検知トランジスタ２１ の導通状態と同じとなる。検知トランジスタ２１が導通すると、バイアス光ダイ オード１９は、バイポーラトランジスタ１８をフォワードバイアスして、バイポ ーラトランジスタ１８が電流制限器１３をバイパスさせるようにする。

【００１３】 以下に上記の構成の本考案の動作を説明する。 光制御信号がまず入力されると、発光ダイオード１５が発光し、光ダイオード 電流生成器１１、電流制限器１３、バイアス光ダイオード１９、２０を照射し、 光ダイオード電流生成器１１は電流を生成して、出力トランジスタ１２と検知ト ランジスタ２１のゲート容量をチャージする。この時点で検知トランジスタ２１ は導通していない、かくして、バイポーラトランジスタ１８のベース電圧はほぼ ゼロ（バイアス光ダイオード１９と２０からの電圧は互いに打ち消し合う）であ る。光ダイオード電流生成器１１からの電流は電流制限器１３により制限される 。時間が経つにつれて、この光ダイオード電流生成器１１は、出力トランジスタ １２と検知トランジスタ２１のゲート容量をそのしきい電圧（全て等しい）に到 達するまでチャージする。これは、半導体リレー２の導通状態の開始である。こ れにより、検知トランジスタ２１は導通して、バイアス光ダイオード２０をバイ パスし、それによりバイアス光ダイオード１９は、バイポーラトランジスタ１８ をフォワードバイアスして、電流制限器１３を有効にバイパスする十分な導通状 態となる。その後、光ダイオード電流生成器１１からの全電流は出力トランジス タ１２、検知トランジスタ２１のゲート容量をチャージして、導通状態にし、従 来のリレーのように導通状態と同様な速度変化である。かくして、半導体リレー ２のターンオン動作は従来のリレーよりも長くない遅延後、完全な導通状態にな る。電流制限器１３を流れる電流量は半導体リレー２の遅延をセットし、電流制 限器１３を流れる電流量を変化させることにより変化する。

【００１４】 具体的な値 本考案の実施例に具体的に用いられたおよその要素の値を以下に示すＣ型の半 導体リレー２は１ミリセカンドの遅延を有する。 光ダイオード電流生成器１１ 24-180x180μm絶縁ダイオード、Ｉ_max＝2μA 出力トランジスタ１２ 600x2000μm,Ｖ_t＝2.5V、一体型ダイオード 電流制限器１３ 180x180μm、Ｉ_max＝0.5μA Ｖ_beマルチプライアドロップ電圧＝4V バイポーラトランジスタ１８ ＰＮＰバイポーラトランジスタ、ｈ_FE＝10 バイアス光ダイオード１９、２０ 各々180x180μm 検知トランジスタ２１ 100x150μm、Ｖ_t＝2.5V 上記の値はＢ型の半導体リレー３（図１）にも適用することができる。

【００１５】

【考案の効果】

以上述べたごとく、本考案によれば、Ｃ型（投入前の遮断型）のリレーを半導 体で構成することができる。

【図面の簡単な説明】

【図１】シングルポート双投型（ＳＰＤＴあるいはＣ
型）リレーのブロック図である。

【図２】駆動後のＣ型リレーの動作を示すグラフであ
る。

【図３】本考案の一実施例を示すブロック図である。

【符号の説明】

２ 半導体リレー（常開セクション） ３ 半導体リレー（常閉セクション） １１ 光ダイオード電流生成器 １２ 出力トランジスタ １３ 電流制限器 １４ バイパス手段 １５ 発光ダイオードアレイ １６ ＪＦＥＴ １７ 電圧ドロップ回路 １８ バイポーラトランジスタ １９、２０ バイアス光ダイオード ２１ 検知トランジスタ

Claims (4)

【実用新案登録請求の範囲】
1. 【請求項１】 ゲート、ソース、ドレインを有し、その
   ドレインは出力ターミナルに接続される出力トランジス
   タ（１２）と、 前記出力トランジスタ（１２）のゲートとソースに接続
   され、制御信号に応答して、ゲートにバイアスをかける
   電流生成器（１１）と、 前記電流生成器（１１）と直列に接続され、前記電流生
   成器（１１）からの電流を所定量に制限する電流制限器
   （１３）と、 前記電流制限器（１３）をバイパスするバイパス手段
   （１４）とからなる半導体リレーにおいて、 前記バイパス手段は、所定の遅延後、制御信号に応答し
   て、電流制限器（１３）をバイパスし、電流生成器（１
   １）からの電流が十分流れるようにすることを特徴とす
   る半導体リレー。
2. 【請求項２】 前記出力トランジスタ（１２）は、所定
   のしきい電圧を有し、 前記バイパス手段（１４）は、 ゲートとソースとドレインとを有し、前記ゲートとソー
   スは前記出力トランジスタ（１２）のゲートとソースに
   並列で、前記出力トランジスタ（１２）とほぼ等しいし
   きい電圧を有する検知トランジスタ（２１）と、 前記検知トランジスタ（２１）に応答して、検知トラン
   ジスタ（２１）が導通したときに電流制限器（１３）を
   バイパスするスイッチ（１８）と、 からなり、 前記所定の遅延は、前記光ダイオード電流生成器（１
   １）からの減少した電流が出力トランジスタ（１２）と
   検知トランジスタ（２１）のゲート容量と浮遊容量とに
   チャージする時間により決定されることを特徴とする請
   求項１の半導体リレー。
3. 【請求項３】 前記光ダイオード電流生成器（１１）
   は、光制御信号に応答する直列接続光ダイオードのアレ
   イであることを特徴とする請求項２の半導体リレー。
4. 【請求項４】 前記電流制限器（１３）は、光ダイオー
   ド電流生成器を構成する光ダイオードのアレイの中の光
   ダイオードと同様な、光制御信号から遮蔽された光ダイ
   オードであることを特徴とする請求項３の半導体リレ
   ー。