JPH04156634A - キャッシュメモリ診断アドレス生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術（第５図及び第６図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図乃至第４図） 発明の効果 〔概　要〕 診断アクセスアドレスをカウントアツプ方式で生成する
キャッシュメモリ診断アドレス生成装置に関し、 診断の高速化、少ない信号線、ピンによるアドレスの転
送を達成することを目的とし、メモリバスに接続された
キャッシュ診断処理装置によるキャッシュメモリの診断
の際にキャッシュ診断処理装置からメモリバスへ送出さ
れたキャッシュメモリを診断するための命令に応答して
診断アドレスをキャッシュメモリ６へのビット並列診断
アドレス入力に供給してキャッシュメモリの診断を行な
うシステムにおいて、キャッシュメモリを診断するため
の情報の内のカウント部クリア識別情報に応答してクリ
ア信号を発生するクリア生成手段と、キャッシュメモリ
を診断するための情報の内のカウント部カウントアツプ
識別情報に応答してカウントアツプ信号を発生するカウ
ントアツプ生成手段と、クリア信号でクリアされ、カウ
ントアツプ信号でカウントアツプされたカウント値をビ
ット並列診断アドレス入力に出力するカウント部とを設
けて構成した。

［産業上の利用分野］ 本発明は、診断アクセスアドレス信号をカウントアツプ
方式で発生するキャッシュメモリ診断アドレス生成装置
に関する。

情報処理システムにおいては、その処理対象となるデー
タは、アドレスによって指定されてアクセスされる方式
を採用している。又、そのようなデータを格納している
キャシュメモリ等についての診断においても同様である
。

（従来の技術］ 従来のキャシュメモリ診断方式の例を第５図に示す。キ
ャッシュメモリ２０は、プロセッサ２２によるデータを
高速に読み出したいと言う要求を満たすために、データ
処理システムにおいて採用されたメモリであり、プロセ
ッサ２２で必要とするデータがキャッシュメモリ２０に
存在する限り、キャッシュメモリ２０からプロセッサ２
２−＼の読み出しが行なわれるような制御が執られる。

読み出したいデータが、キャッシュメモリ２０にない場
合に、データ制？ｌｌｌＬＳＩ２４、メモリバス２８（
通常、アドレスバスとデータバスとに分かれているが、
単一のバスであることもある。）、そしてメモリバス２
８を経て図示しない主メモリ（乃至外部記憶装置）から
キャッシュメモリ２０に書き込んだ後、プロセッサ２２
によってキャッシュメモリ２０から読み出すようなデー
タ読み出し制御方式によって、プロセッサ２２によるデ
ータの高速な読み出しの要求を満たすメモリアクセス方
式の１つである。

このようなアクセスに用いられるキャッシュメモリ２０
についても、定期的に乃至不定期的にその正常性をチエ
ツクすることが、システムの信転性の向上乃至高度な維
持に必要なことであり、そのための診断方式も開発され
ている。

これを説明すると、プロセッサ２２の診断は、システム
を構成している他の処理装置（システムを統御するプロ
セッサ）による第１のレジスタ書き込み命令（第６図の
レジスタ書き込み命令＃１）の実行によってメモリバス
２８を経てアドレス制御１ＬｓＩ２６へ供給されたアド
レスのデコードでレジスタ３１を指定し、その指定され
たレジスタ３１にメモリバス２８、データ制御ＬＳＩ２
４を経て診断したいキャッシュメモリ２０の診断用デー
タ（書き込みアドレス）の各ビットを、ビット並列に、
データ制御ＬＳＩ２４から出力された書き込み指示信号
に応答してセットすると共に、マルチプレクサ３２へ診
断アドレス供給用マルチプレクサ信号を送出する。マル
チプレクサ３２を経てレジスタ３１からアドレスが供給
されるキャッシュメモリ２０の記憶位置１０１に、第２
のレジスタ書き込み命令（第６図のレジスタ書き込み命
令＃２）の実行によってメモリバス２８を経て制御信号
を受けたデータ制御ＬＳＩ２４から書き込み指示信号が
供給されたことに応答して前記第２のレジスタ書き込み
命令＃２の実行によってメモリバス２８、データ制７１
１ＬＳＩ２４を経て転送されて来た診断用データが書き
込まれる。このような診断用データの書き込みは、各診
断用データ毎に行なわれる。このように１つの診断用デ
ータの書き込みに２つのレジスタ書き込み命令が必要で
ある。又、キャッシュメモリ２０からのデータの読み出
しにおいても、１つの書き込まれた診断用データの読み
出し毎に、第１及び第２のレジスタ読み出し命令の実行
が必要である。第１のレジスタ読み出し命令の実行によ
って、読み出しアドレスがレジスタ３１にセットされ、
第２のレジスタ読み出し命令の実行によって、レジスタ
３１の読み出しアドレスで指定されるキャッシュメモリ
２０の記憶位置からの読み出しが行なわれる。その読み
出されたデータがキャッシュメモリ２０についての診断
に用いられる。

〔発明が解決しようとする課題〕

この従来キャシュメモリ診断方式では、１つの診断用デ
ータの書き込みに２つの命令を必要とするし、又その書
き込まれたデータの読み出しにも２つの命令が必要とな
る。又、レジスタ３０へのアドレスのセットに要する信
号線数が、アドレスを構成するビット数だけ必要になる
。従って、診断のためにのみ必要なピン数が多くなって
来る。

これは、キャシュメモリ診断制御回路系をＬＳＩ上に形
成する場合に不利となる。

本発明は、斯かる技術的課題に鑑みて創作されたもので
、診断の高速化、少ない信号線、ピンによるアドレスの
転送を達成し得るキャッシュメモリ診断アドレス生成装
置を提供することをその目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

請求項１に係わる発明は、第１図（Ａ）に示すように、
メモリバス２に接続されたキャッシュ診断処理装置４に
よるキャッシュメモリ６の診断の際に前記キャッシュ診
断処理装置４から前記メモリバス２へ送出された前記キ
ャッシュメモリ６を診断するための命令に応答して診断
アドレスを前記キャッシュメモリ６へのビット並列診断
アドレス入力に供給して前記メモリバス２へ送出して前
記キャッシュメモリ６の診断を行なうシステムに、次の
構成要素を設ける。その構成要素は、前記キャッシュメ
モリ６を診断するためのカウント部クリア用命令に応答
してクリア信号を発生するクリア生成手段１２と、前記
キャッシュメモリ６を診断するためのカウント部カウン
トアツプ用命令に応答してカウントアツプ信号を発生す
るカウントアツプ生成手段１４と、前記クリア信号でク
リアされ、前記カウントアツプ信号でカウントアツプさ
れたカウント値を前記ビット並列診断アドレス入力に出
力するカウント部１６とで、前記請求項１に係わる発明
は構成される。

〔作　用〕

システムのキャッシュメモリ６の診断が開始されると、
キャッシュメモリ診断処理装置４からメモリバス２へ、
キャッシュメモリ６を診断するためのカウント部クリア
用命令が送出される。該カウント部クリア用命令が前記
キャッシュメモリ診断処理装置４からメモリバス２へ送
出されたことに応答したクリア生成手段１２からクリア
信号が発生される。このクリア信号は、カウント部１６
へ供給されてこれをクリアさせる。

その後に、前記キャッシュメモリ６を診断するためのカ
ウント部カウントアツプ用命令が前記キャッシュメモリ
診断処理装置４からメモリバス２へ送出される毎に、こ
れに応答したカウントアツプ生成手段１４からカウント
アツプ信号が、１つ発生される。このカウントアツプ信
号は、カウント部１６へ供給されてこれをカウントアツ
プさせる。

カウント部１６のカウント値は、その発生毎に該発生対
応の診断アクセスアドレスとしてキャッシュメモリ６に
おいて用いられる。

このように、キャッシュメモリの診断アクセスアドレス
をカウントアツプ方式で生成し得る。

従って、診断アクセスアドレスをデータ制？ｌＬＳＩか
らアドレス制？ｌｌＬＳＩへ転送し、そしてそのアドレ
ス制ＪＬＳＩからキャッシュメモリ６へ診断アクセスア
ドレスを供給するようなＬＳＩによるシステム構成を採
用しているシステムにおいて、その診断アクセスアドレ
スの転送に要するピン数を１本乃至これに近い本数の、
僅かなピンで、前述のような診断アクセスアドレスのデ
ータ制御ＬＳＩからアドレス制御１ＬｓＩへの転送を達
成することが可能になる。又、前記カウント部クリア用
命令を第１種類の命令とし、前記カウント部カウントア
ツプ用命令を第２種類の命令とし、この第２種類の命令
により、次の前記第２種類の命令で用いられるカウント
値をカウント部１７から出力するようにすれば、診断に
必要とする命令の数の削減になる。診断に要する時間の
短縮化となり、早期に診断を終了し得るから、システム
の信軌性向上に役立つ。

〔実施例〕

第２図は、本発明の一実施例を示す。この図において、
第４図と同一の構成要素には、同一の参照番号を付して
その説明を省略する。この実施例においても、従来と同
様に、メモリバス２８へ他の処理装置（システム全体を
統御するプロセッサ）が接続されている。この他の処理
装置は、キャッシュメモリ２０を診断する際に、従来と
同様、所要数のレジスタ書き込み命令（又は、レジスタ
読み出し命令。以下繰り返さないが、同等に用いる場合
がある。）を実行するが、その最初のレジスタ書き込み
命令は、その実行によって、メモリバス２８へ送出され
たアドレス、及びデータを用いてレジスタカウンタ３０
（このレジスタカウンタ３０は、カウントアツプ形式で
構成されて成るものであるが、以下においては単にレジ
スタ３０として参照する。）のクリアを生せしめるのに
用いられ、第２番目以降のレジスタ書き込み命令は、そ
の実行によって、メモリバス２８へ送出されたデータを
前記レジスタ３０のアドレスで指定されるキャッシュメ
モリ２０の記憶領域に書き込み、メモリバス２８へ送出
されたアドレスに応答してのレジスタ３０のカウントア
ツプとを生ゼしめるのに用いられることに、本発明の特
長がある。

アドレス制御ＬＳＩ２６は、アドレスバス２３を経てプ
ロセッサ２２のアドレス入出力と、メモリバス２８へ接
続されたドライハロ０との間に設けられたアドレス送出
制御部３４と、レシーバ６２を経てメモリバス２８へ接
続されたアドレスデコード部３６と、レジスタ３０と、
マルチプレクサ３２とを有して構成される。データ制′
ａＬＳＩ２４は、キャッシュ制御部４０と、レシーバ４
４及びドライバ４６を経てメモリバス２日へ接続される
一方、ドライバ４６及びレシーバ４８、及びデータバス
２５を経てキャッシュメモリ２０、及びプロセッサ２２
のデータ入出力へ接続されたデータ制御部４２とを有し
て構成される。

前記キャッシュ制御部４０は、デコード指示線３８、及
びデータバス４１を経て入力を受け、それらの入力に応
じてクリア指示線５２、又はカウントアツプ線５０及び
マルチプレクサ（ＭＰＸ）指示！５４に信号を出力し、
制御信号線３９がらの入力に応答して書き込み指示線５
６、又は読み出し指示線５８に信号を出力する。カウン
トアツプ線５０及びクリア指示線５２は、レジスタ３０
へ接続され、マルチプレクサ指示線５４は、マルチプレ
クサ３２へ接続されている。制御信号線３９は、前記他
の処理装置（システム全体を統御するプロセッサ）によ
るキャシュメモリ診断において、従来と同様に書き込み
、又は読み出しを区別する信号を転送して来る線である
。データバス４１には、前記他の処理装置によるキャシ
ュメモリ診断のための先頭レジスタ書き込み命令の実行
において、メモリバス２８上にデータを送出するが、そ
のデータの特定のビットを“１°゛を設定して成るデー
タである。この特定のビットを“１”は、診断レジスタ
（後述する診断レジスタ７０）の指定を意味してる。そ
のデータの他のビットは、他のレジスタの指定に用いら
れるが、本発明には意味のないビットである。マルチプ
レクサ３２には、又アドレス送出制御部３４のアドレス
出力が接続されている。マルチプレクサ３２の出力は、
キャッシュメモリ２０のアドレス入力へ接続されている
。書き込み指示線５６は、キャッシュメモリ２０の書き
込みイネーブル入力に、又読み出し指示線５Ｂは、キャ
ッシュメモリ２０の読み出しイネ−プル入力に接続され
ている。

第３図にキャンシュ制御部４０の細部構成が示されてい
る。キャッシュ制御部４０は、デコーダ（ＤＥＣ）６４
、診断レジスタ７０、クリア生成部７２、マルチプレク
サ（ＭＰＸ）指示生成部７４、カウントアツプ生成部７
６、書き込み指示生成部７８、及び読み出し指示生成部
８０を有して構成されている。デコーダ（ＤＥＣ）６４
の入力にデコード指示線３８が接続され、デコーダ６４
の診断レジスタ指示出力は、診断レジスタ指示線６６を
経て診断レジスータ７０へ接続されている。

その診断レジスタ７０には、又制御信号線３９及びデー
タバス４１が接続されている。診断レジスタ７０の出力
はクリア生成部７２へ供給される。

クリア生成部７２の出力にクリア指示線５２が接続され
ている。デコーダ６４のキャシュ指示出力は、キャッシ
ュ指示線６８を経てマルチプレクサ指示生成部７４、及
びカウントアツプ生成部７６の入力、並びに書き込み指
示生成部７８、及び読み出し指示生成部８０の一方の入
力に接続されている。書き込み指示生成部７８、及び読
み出し指示生成部８０の他方の人力には、制御信号線３
９が接続されている。マルチプレクサ指示生成部７４の
出力にマルチプレクサ指示線５４が、カウントアツプ生
成部７６の出力にカウントアツプ線５０が、書き込み指
示生成部７８の出力に書き込み指示線５６が、そして読
み出し指示生成部８０の出力に読み出し指示線５８が、
それぞれ接続されている。

第１図乃至第３図において、メモリバス２８は、第１図
のメモリバス２に対応し、他の処理装置は、第１図のキ
ャッシュ診断処理装置４にする。キャッシュメモリ２０
は、第１図のキャッシュメモリ６に対応する。診断レジ
スタ７０、クリア生成部７２は、第１図のクリア生成手
段１２に対応する。

診断レジスタ７０、クリア生成部７２は、第１図のクリ
ア生成部１３に対応し、カウントアツプ生成部７６は、
第１図のカウントアツプ生成手段１４に対応する。レジ
スタ３０は、第１図のカウント部１６に対応する。

前述システム構成における本発明の動作を以下に説明す
る。

プロセッサ２２によるキャッシュメモリ２０へのアクセ
ス動作は、従来と同様である。マルチプレクサ指示線５
４には、通常アクセスアドレス供給用マルチプレクサ指
示信号が供給され、アドレス送出制御部３４からのアク
セスアドレスが、キャッシュメモリ２０へ供給される。

このマルチプレクサ指示信号の供給は、アドレスデコー
ド部３６からのデコーダ指示（キャシュメモリ診断制御
情報）が、キャシュメモリ診断指示を示していないこと
に応答したマルチプレクサ指示生成部７４がマルチプレ
クサ指示線５４上に前記通常アクセスアドレス供給用マ
ルチプレクサ指示信号を発生させる。キャッシュメモリ
２０への書き込みアクセスか、又は読み出しアクセスか
に応じて書き込み指示線５６に書き込み指示信号が、又
は読み出し指示線５８に読み出し指示信号が、キャッシ
ュ制御部４０から出力されてキャッシュメモリ２０への
書き込みアクセス、又は読み出しアクセスが為される。

その場合のデータは、書き込みアクセスのときプロセッ
サ２２からデータバス２５を経てキャッシュメモリ２０
へ転送される。読み出しアクセスで、キャッシュメモリ
をヒツトしたときキャッシュメモリ２０からデータバス
２５を経てプロセッサ２２へ、又ミスヒツトのとき主記
憶装置（乃至外部記憶装置）（図示せず）からメモリバ
ス２８、そしてデータ制御ＬＳＩ２４を経てキャッシュ
メモリ２０へ転送された後に、そのキャッシュメモリ２
０から読み出されてデータバス２５を経てプロセッサ２
２へ転送される。

このようなアクセス制御が、行なわれている最中ニ、メ
モリバス２８へ接続されている他の処理装置によるキャ
シュメモリの診断を行なうための最初のレジスタ書き込
み命令（第４図のレジスタ書き込み命令＃１、前記請求
項１のカウント部クリア用命令並びに前記〔作　用〕の
項で述べた第１種類の命令に対応する命令）が実行され
たとき、当該他の処理装置からアドレスをメモリバス２
８上に供給したクロックの次のクロックにおいて、メモ
リバス２８上の特定のビットを“１′”に設定したデー
タをメモリバス２８上に供給する。前記アドレス（第４
図のＡＤＤＲ１参照）、及びデータ（第４図のＤＡＴＡ
１参照）が、次のようにして本発明における診断制御に
用いられる。そのアドレスは、レシーバ６２を経てアド
レスデコード部３６へ与えられる。このアドレスは、診
断を示すビットパターンの所要数下位ビットの内の上位
ビットで診断対象部の診断を識別し、その下位ビット（
例えば、最下位ビット）に診断対象部に丸する診断制御
能力（診断レジスタ指示、又はキャッシュメモリ診断指
示）を与えている。アドレスデコード部３６は、そのア
ドレスについてのデコード出力をデコード指示線３８を
経てデコーダ６４へ供給する。このデコード出力は、前
記所要数の下位ビットから成る。デコーダ６４からは、
診断レジスタ指示線６６を経て診断レジスタ７０へ診断
レジスタ指示が出力される。この診断レジスタ指示と、
次のクロック時にデータバス４１を経て診断レジスタ７
０へ供給されたデータの、前記特定のピント“Ｉ　１１
とに応答したクリア生成部７２からクリア指示線５２上
にクリア指示信号が出力されてレジスタ３０を初期値、
例えばオールＯにクリアする。このレジスタ３０のカウ
ント値は、キャッシュメモリ２０の先頭記憶位置（第４
図の１０１参照）をアクセスするのに用いられるアドレ
スとなる。

そのクリアされたアドレス（キャッシュメモリ２０の先
頭アドレス）への診断データの書き込みは、前記他の処
理装置による次のレジスタ書き込み命令（第４図のレジ
スタ書き込み命令＃２、前記請求項１のカウント部カウ
ントアツプ用命令並びに前記〔作　用〕の項で述べた命
令に対応する命令）の実行によって行なわれる。該レジ
スタ書き込み命令の実行によって、メモリバス２８を経
て転送された来たアドレスは、前述と同様にしてアドレ
スデコード部３６でデコードされる。そのデコード出力
情報（前述参照）を受けたデコーダ６４からキャシュ指
示が出力されてマルチプレクサ指示生成部７４から診断
アドレス供給用マルチプレクサ指示信号がマルチプレク
サ指示線５４上に出力される。そのマルチプレクサ指示
信号によって、レジスタ３０内のカウント値（前述のオ
ール０の値）が、キャッシュメモリ２０のアドレス入力
へ供給される。この供給が為されると同時に、前記キャ
シュ指示を受けたカウントアツプ生成部７６から出力さ
れ、カウントアツプ指示線５０を経て転送されて来たカ
ウントアツプ信号によって、レジスタ３０は、１だけカ
ウントアツプされる。

このようにしてカウントアツプされたカウント値は、次
のレジスタ書き込み命令（第４図のレジスタ書き込み命
令＃２）による次の診断用データを書き込むキャッシュ
メモリ２００次の記憶位置（第４図の１０２参照）をア
クセスするのに用いられるアドレスとなる。以下、各レ
ジスタ書き込み命令において、同様である。

前述のようにして、次のレジスタ書き込み命令の前記他
の処理装置による実行でキャッシュメモ１Ｊ２０へ書き
込まれるアドレスがレジスタ３０に生成されるが、その
アドレスの生成に１本のカウントアツプ線５０があれば
よい。従って、データ制？１ｌＬＳＩ２４、及びアドレ
ス制御ＬＳＩ２６に、キャッシュメモリ２０の診断書き
込みアドレスのために設けなければならないピン数は、
１本で足りる。これは、ＬＳＩ設計上に有利性をもたら
す。

このようなアドレス生成を生ゼしめた前記次のレジスタ
書き込み命令＃２の実行によって、制御信号線３９上の
書き込みを指定する制御信号に応答する書き込み指示生
成部７８から出力された書き込み指示信号は、書き込み
指示線５６を経てキャッシュメモリ２０へ転送されてこ
れを書き込み状態にセットするので、前述のようにして
キャッシュメモリ２０のアドレス入力へ供給されて来て
いるアドレスで指定されたキャッシュメモリ２０の記憶
領域に、前記次のレジスタ書き込み命令の実行によって
メモリバス２８へ送出された診断用データ（第４図のＤ
ＡＴＡ２参照）が、レシーバ４４、データ制御部４２、
ドライバ４７、そしてデータバス２５を経てキャッシュ
メモリ２０へ供給されて前記アドレスに書き込まれる。

前記カウントアツプされたアドレスへの診断用データの
書き込みは、前記他の処理装置の制御上で決まる時刻に
、次のレジスタ書き込み命令の実行によって行なわれる
が、メモリバス２８へ送出されるアドレスによるレジス
タ３０のカウントアツプ動作がその書き込みと同時に行
なわれる。従来のように、アドレスをレジスタ３１ヘセ
ツトするためのレジスタ書き込み命令を必要としない。

それだけ、診断処理の高速化も図れる。

それ以降のアドレスへの診断用データの書き込みも、全
く同様にして行なわれる。

又、前述のようにしてキャッシュメモリ２０へ書き込ま
れた診断用データの読み出しも、診断用データの書き込
みについて説明したところとほぼ同じである。その差異
は、レジスタ書き込み命令がレジスタ読み出し命令に代
わること、それに伴って制御信号線３９上の制御信号が
読み出しを指定する制御信号となること、制御信号線３
９上の読み出しを指定する制御信号に応答して読み出し
指示生成部８０から読み出し指示線５８上に読み出し指
示信号を送出することである。第２番目以降の各レジス
タ読み出し命令の実行によって、レジスタ３０に生成さ
れたアドレス〔先頭レジスタ書き込み命令の実行によっ
て生成されたオール０のカウント値、又は第２番目以降
のレジスタ読み出し命令（データを読み出す前のレジス
タ読み出し命令）の実行毎にカウントアツプされたカウ
ント値〕は、書き込みの場合と同様に、マルチプレクサ
３２を経てキャッシュメモリ２０のアドレス入力へ供給
され、そのアドレスで指定されるキャッシュメモリ２０
の記憶領域からデータが読み出される。このデータは、
キャッシュメモリ２０の診断に用いられるデータであり
、データバス２５、レシーバ４８、データ制御部４２、
ドライバ４６、そしてメモリバス２８を経て前記他の処
理装置へ取り込まれてキャッシュメモリ２０の診断に用
いられる。

なお、前記実施例においては、キャシュメモリについて
説明したが、キャシュメモリと同様、当該システムでの
アドレス空間内において、アクセス可能なその他のハー
ドウェア、例えばアドレスが、複数割り付けられている
レジスタ等に対しても、本発明を同等に通用し得る。又
、本発明の要部は、キャッシュメモリ２０（１つの複数
のアクセス可能なアクセス部を有する診断対象部）の各
診断アクセスアドレスの各ビットを、ビット並列に、各
アドレス記憶域毎にレジスタ３０へ転送するのではなく
、そのカウントアツプ信号を転送することにあるから、
このカウントアツプ信号の発生を為さしめるアドレス発
生系の構成は、各種構成し得る。例えば、最初のレジス
タ書き込み命令（又は、レジスタ読み出し命令）は、前
述の実施例と同様とすし、第２番目以降においては、診
断データのキャッシュメモリ２０への書き込み（又は、
読み出し）を行なうレジスタ書き込み命令（又は、レジ
スタ読み出し命令）と、レジスタ書き込み命令（又は、
レジスタ読み出し命令）のデータをキャッシュメモリ診
断指示ビットを含めて構成して、前記実施例と同様に、
レジスタ３０の診断アクセスアト、レスのカウントアツ
プによる生成に用いるレジスタ書き込み命令（又は、レ
ジスタ読み出し命令）〔第６図に示す従来例と同様の、
もう１つの命令）とを診断データの書き込み毎に用い、
データ制御ＬＳＩ２４にそのための回路を設けるように
て構成される如きものである。又、１アドレスずつ飛び
越しての診断であってもよい。

〔発明の効果〕

上述したように本発明によれば、キャッシュメモリの診
断アクセスアドレスを、カウントアツプ方式で生成する
ことが出来る。第２の命令により、次の命令で用いられ
るアドレスとして用いられるカウント値を出力するよう
にしたから、診断に必要とする書き込み命令、及び読み
出し命令の数の削減になる。診断に要する時間の短縮化
となり、早期に診断を終了し得るから、システムの信頼
性向上に役立つ。キャッシュメモリへ診断アクセスアド
レスを供給する診断アクセスアドレス供給部をＬＳＩで
構成し、且つそのＬＳＩへの診断アクセスアドレスの設
定を行なう診断アクセスアドレス設定部を別個のＬＳＩ
で構成するシステムにおいては、アドレスの転送元のＬ
ＳＩと、その受取先のＬＳＩとの間に設けなければなら
ない転送出力ビン数、及び転送入力ビン数、乃至ハード
ウェア量の大幅な削減を達成することが出来る。これは
、又ＬＳＩ設計にも有利性をもたらす。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図はキャシュ制御部の詳細図、 第４図は本発明の動作タイミングチャート、第５図は従
来のキャシュメモリ診断方式を示す図、 第６図は従来方式の動作タイミングチャートである。 第１図乃至第３図において、 ２はメモリバス（メモリバス２８）、 ４はキャッシュ診断処理装置（他の処理装置）、６はキ
ャッシュメモリ（キャッシュメモリ２０）、１２はクリ
ア生成手段（診断レジスタ７０、クリア生成部７２）、 １４はカウントアツプ生成手段（カウントアツプ生成部
７６）、 １６はカウント部（レジスタ３０）である。 （Ａ） ４ζ発明め乃ヒ１Ｌブｂ・ツクＥ召 第１図 ２ト）りらａｉ　−ラεタヒ、ｆりｌＪ第２図

Claims (1)

【特許請求の範囲】
1. （１）メモリバス（２）に接続されたキャッシュ診断処
   理装置（４）によるキャッシュメモリ（６）の診断の際
   に、前記キャッシュ診断処理装置（４）から前記メモリ
   バス（２）へ送出された前記キャッシュメモリ（６）を
   診断するための命令に応答して診断アドレスを前記キャ
   ッシュメモリ（６）へのビット並列診断アドレス入力に
   供給して前記キャッシュメモリ（６）の診断を行なうシ
   ステムにおいて、 前記キャッシュメモリ（６）を診断するためのカウント
   部クリア用命令に応答してクリア信号を発生するクリア
   生成手段（１２）と、 前記キャッシュメモリ（６）を診断するためのカウント
   部カウントアップ用命令に応答してカウントアップ信号
   を発生するカウントアップ生成手段（１４）と、 前記クリア信号でクリアされ、前記カウントアップ信号
   でカウントアップされたカウント値を前記ビット並列診
   断アドレス入力に出力するカウント部（１６）とを設け
   たことを特徴とするキャッシュメモリ診断アドレス生成
   装置。