JPH04156108A - 多数決回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 アナログ技術を用いた多数決回路に関し、単一電源電圧
にて動作し、回路規模も小さい多数決回路の提供を目的
とし、 該複数の２値ディジタル信号を入力し、該各ディジタル
信号に対して一定電流を割当、該複数のディジタル信号
の論理“１″及び論理“０“の個数に比例した電流を各
論理に対応して出力する論理値／電流変換回路と、 該論理値／電流変換回路の論理値に対して出力された電
流を比較し、論理“ｌ”と論理“０”で何方か大きいか
を検出する比較器を設けた構成とする。

〔産業上の利用分野〕

本発明は、ビタビ信号器等に使用されるアナログ技術を
用いた多数決回路の改良に関する。

〔従来の技術〕

第５図は従来例の多数決回路のブロック図である。

全てディジタル回路で多数決回路を構成すると、入力信
号数が多くなると回路規模か膨大なる。

これを防ぐ為にアナログ技術を用いた多数決回路が用い
られる。

このアナログ技術を用いた多数決回路として、本出願人
が特許出願し、昭和６２年６月２５日に公開された特開
昭６２−１４２４１８号公報の多数決回路がある。

これは第５図に示す如きもので、ｎ個の２値の入力信号
は、反転回路３０にて夫々反転され、加算回路３３及び
反転回路３１に加えられ、反転回路３１では更に反転さ
れて加算回路３２に加えられる。

加算回路３３．３２は、夫々の信号に対応し、等しい抵
抗値の抵抗Ｒをｎ個有するもので、この抵抗Ｒを介して
流れる電流は加算され、加算回路３３の出力電圧ｅ１は
、比較器３４のａ端子に加えられ、加算回路３２の出力
電圧ｅ２は、比較器３４のｂ端子に加えられる。

この２つの電圧ｅ１．ｅ２は次式にて表される。

ｅ　１　＝Ｖ　、、、　ｘｍ／ｎ　・−−−（］）ｅ２
＝Ｌ、、、Ｘ　（（ｎ　−ｍ）　／ｎ）　　・・・　（
２）但し、Ｖｗａｍｘ”反転回路３０に全て“０”の符
号か入力した時のｅｌの値、ｍはｎ個の入力符号の内“
０”の符号の数である。

又反転回路３０に全て“工”の符号が入力した時のｅｌ
、ｅ２の値はＯとしである。

従って、“１”の入力符号が多い時は、“１”か出力さ
れ、“０”の符号か多い時は“０”か出力され多数決を
判定する。

〔発明が解決しようとする課題〕

しかしなから、１人力信号当たり、反転回路２゜個と抵
抗２個を必要とし、反転回路はトランジスタ４個で構成
されるので“１”０”の入力符号を電流に変換する迄の
回路規模が大きく、又比較器３４も、数十個のトランジ
スタと抵抗を集積して作られており回路規模が大きく、
且つ比較器３４は正、負の電源電圧を用いる。

よって、多数決回路としては回路規模が大きく又正、負
の電源電圧を用いるので、他の回路と共にモノシリツク
ＩＣ化、ＬＳＩ化しようとした場合困難になる問題点が
ある。

本発明は、単一電源電圧にて動作し、回路規模も小さい
多数決回路の提供を目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

第１図に示す如く、　ｎビットの“１”又は“０”の２
値の信号を並列に入力し、何れが多いか判定する多数決
回路において、 各入力信号に対応して、２つのトランジスタＱ５−Ａ、
Ｑ５−Ｂよりなり第１の定電流源Ｑ６を持つ差動対１１
．１２．　　・・・を有し、該夫々の差動対１１，１２
．　　・・・の一方のトランジスタＱ５−Ｂのベースに
は閾値電圧Ｖを与え、他方のトランジスタＱ５−Ａのベ
ースには入力信号を与え、入力信号が“１′の時は該他
方のトランジスタＱ５−Ａのコレクタより該第１の定電
流源Ｑ６からの基準電流を第１の出力端子４０に流し、
入力信号が“０”の時は該一方のトランジスタＱ５−Ｂ
のコレクタより該第１の定電流源Ｑ６からの基準電流を
第２の出力端子４１に流す、単一電源の論理値／電流変
換回路１と、 該論理値／電流変換回路Ｉの第１．第２の出力端子４０
．４１からの出力電流を夫々電圧に変換し、第２の定電
流源Ｑ７からの基準電流を流す差動対２０の夫々のトラ
ンジスタＱ１．Ｑ２のベースに加え比較し、多数決判定
識別信号を出力する上記と同一電源用いる比較器２とを
備えた構成とする。

〔作　用〕

本発明によれば、ｎビットの“１”又は０″の２値の信
号を論理値／電流変換回路ｌに入力し、入力信号が“１
”の時は差動対の他方のトランジスタＱ５−Ａのコレク
タより第１の定電流源Ｑ６からの基準電流を第１の出力
端子４０に流し、入力信号か“０”の時は差動対の一方
のトランジスタＱ５−Ｂのコレクタより該第１の定電流
源Ｑ６からの基準電流を第２の出力端子４１に流し比較
器２に入力し、 比較器２では、これ等の出力電流を夫々電圧に変換し、 第２の定電流源Ｑ７からの基準電流を流す差動対２０の
夫々のトランジスタＱｌ、Ｑ２のベースに加え比較し、
多数決判定識別信号を出力して多数決判定を行う。

この場合、論理値／を流変換回路ｌは１人力当たり、差
動対の２個のトランジスタと定電流源の１個のトランジ
スタの３個にて構成され、又比較器２も、差動対の２個
のトランジスタと定電流源の１個のトランジスタの３個
を主体として構成されるので、回路規模は小さく、又１
種の電源しか使用しないので、他の回路と共にモノシリ
ツクＩＣ化、ＬＳＩ化するのか容易になる。

〔実施例〕

第２図は本発明の実施例の多数決回路の回路図、第３図
は本発明の他の実施例の多数決回路の回路図、第４図は
ｌの数を変えた場合の第２図の比較器への入力電圧を示
す図である。

第２図の、論理電流変換回路ｌでは、トランジスタＱ５
−ＩＡ−Ｑ５−ｎＡと、トランジスタＱ５−ＩＢ−Ｑ５
−ｎＢとて夫々差動対をなし、差動対となったトランジ
スタＱ５−ＩＡとＱ５−ＩＢ＝Ｑ５−ｎＡとＱ５−ｎＢ
の各エミッタには夫々定電流源トランジスタＱ６−１〜
Ｑ６−ｎより基準電流１０が供給されている。

ｎ個の２値付号は入力端子ｔｌ−ｔｎを通じて、論理電
流変換回路１の、トランジスタＱ５−ＩＡ〜Ｑ５−Ｉｎ
のベースに印加され、トランジスタＱ５−ＩＢ−Ｑ５−
ｎＢの各ベースは接続され抵抗Ｒ１，Ｒ２とトランジス
タＱ８からなるバイアス回路により電源電圧■。０の略
１／２の電圧か閾値電圧として加えられている。

そして、入力２値信号か“ｌ”の場合は基準電流ｉｏが
トランジスタＱ５のＡ側に流れ、入力２値信号が“０”
の場合は基準電流ｉｏがトランジスタＱ５のＢ側に流れ
る。

トランジスタＱ５−ＩＡ−Ｑ５−ｎＡ、　　トランジス
タＱ５−ＩＢ−Ｑ５−ｎＢのコレクタは共通に接続され
ているので、入力ｎ個の２値付号の内ｍ個が“１”の場
合はｉ　、＋−は〔ｍ−１０〕、１、。、は（（ｎ　−
ｍ）　・ｉｏ）となり、比較器２の差動対のトランジス
タＱｌ、Ｑ２に加えられ、抵抗Ｒ３，Ｒ４て電圧〔ｍ−
１ｏ−Ｒ３〕、〔（ｎ−ｍ）・１Ｏ−Ｒ４〕に変換され
た後、トランジスタＱｌ、Ｑ２のベースに印加される。

Ｒ３＝Ｒ４としであるので、トランジスタＱｌ。

Ｑ２のベース電圧Ｖｌ、　Ｖ２の差を求めると、ＶＩ　
　Ｖ２＝　ｒＶｃｃ　　（ｍ−ｉｏ・Ｒ３）　Ｊ　　　
ｒＶｃｃ−Ｃ（ｎ　−ｍ）　　・ｉｏ　・Ｒ４）　Ｊ　
＝ｉｏ−Ｒ３−（ｎ−２ｍ）　　・・・・　（１） となり、ｍ＞ｎ／２の時Ｖｚ＜ＶＩとなり、ｍ＜ｎ／２
の時Ｖ２＞Ｖｌとなる。

尚、ｍ＝＝ｎ／２の時ｖ、＝Ｖ、となり判定不能になる
が、ビタビ復号器では、バスメモリ回路から圧力される
出力は２　ｆＫ−１１個なので、このような条件の下で
は１と０の何れに判定しても差支えないので、２α−ｎ
個の中の任意の１つを削除してｎを奇数とすればよい。

ｎを奇数とすれば、（１）式において、■２と■１か最
も接近するのは、ｍ＝　（ｎ±１）／２・・の時で、そ
の電位差を△Ｖ　（”ＶＩ　　Ｖ２）とすれば、トラン
ジスタＱ２のコレクタ電流１　ｃ２は、ｉ　ｅ２＃ｉｏ
／　（１＋ｅｘｔ、　　（ΔＶ／Ｖ、））−・・・　（
３） 但し■アは熱電圧で常温では約２６ｍＶとなる。

この式は（ΔＶ／■Ｔ）が２又は１／２の時、つまり△
Ｖ＝５２ｍＶになると１　ｃ２はその飽和値（０または
ｉｏ）の約８８％に達するので、Ｒ６の値を１ｏ−Ｒ６
＝ＩＶ程度に設定しておけば、トランジスタＱ２を確実
にオン、オフすることが出来る。

従って、“１”が多数す時、抵抗Ｒ６の両端の電圧はＯ
Ｖ、“１”が少数の時は約ＩＶとなり、出力トランジス
タＱ９を通して多数決判定出力か出力される。

トランジスタＱ６−１＝Ｑ６−ｎ、Ｑ７．Ｑ３Ｑ４及び
抵抗Ｒ７はカレントミラー回路を応用した定電流源回路
であり、トランジスタＱ３．Ｑ４及び抵抗Ｒ７はそのカ
レント・ソースを構成している。

この回路では、トランジスタＱ６−１−Ｑ６−ｎ、Ｑ７
．Ｑ３．Ｑ４を同一チップ上にエミッタ面積を等しく形
成すれば、トランジスタＱ６−１〜Ｑ６−ｎ、Ｑ７のコ
レクタ電流は全てｉｏとなり、その相対誤差は極めて小
さくすることが可能である。

比較器２の入力電圧Ｖ、、　Ｖ２と、ｎ個の２値入力の
中の“１″の数ｍとの関係を示すと第４図に示す如く、
ｍは整数であるので、ｖｌとｖ２の値は連続せず点在し
、点と点の間隔は１０・Ｒ３＝Δｖｏとなる。

■２とｖｌが最も接近する中央付近で、ｍ＝（ｎ−１）
／２からｍ＝（ｎ＋１）／２へ変わる時に、ｖ２とｖｌ
の大きさか逆転する。

ｎが無限に増大すれば、点と点の間隔ΔＶｏは０、　　
に接近してゆくので、実際にｎの取り得る範囲には上限
かある。

ｎの上限を規定する要素としては、■２とｖｌの取り得
る電圧の範囲では、Ｖ　ｃｃから定電流源トランジスタ
Ｑ６−１〜Ｑ６−ｎと、差動対のトランジスタＱ５−Ｉ
Ａ−Ｑ５−ｎＡ及びＱ５−ＩＢ〜Ｑ５−ｎＢの動作に必
要な電圧を差し引いた電圧と、比較器２の電圧識別度か
主なものである。

ここで、ビタビ復号器として、入力２値信号を６３（符
号拘束長に＝７で、その中の１個を無視する）とし、電
源電圧■ｃｃ＝５Ｖとした場合のΔＶ、を求めると、■
２とＶ、の取り得る電圧の範囲は３゜２Ｖ程度とみるこ
とか出来るので、 ΔＶｏ＝３．２Ｖ／６３＃５０ｍＶとなり、熱電圧Ｖ丁
　（常温では約２６ｍＶ）の約２倍となるので充分であ
る。

第３図の多数決回路は第２図の多数決回路のカレントミ
ラー回路に、イネーブル信号を入力出来るようトランジ
スタＱＩＯを追加し、又トランジスタＱｌ、Ｑ２のベー
ス間に、ダイオードＤＩ。

Ｄ２を付加したものである。

第２図の多数決回路では、論理電流変換回路１の差動対
のトランジスタＱ５−ＩＡ−Ｑ５−ｎＡ及びＱ５−ＩＢ
−Ｑ５−ｎＢは、常に一方が導通状態である為に、この
回路全体では約（ｎ＋２）ｉｏの電流か常に流れている
が、この多数決回路から判定結果が出力された時、それ
をフリップフロップ等で保持するので、次の多数決判定
動作を実施する迄の間、回路を休止させても差支えない
。

そこで、第３図では、多数決判定を行う間だけイネーブ
ル信号をトランジスタＱＩＯに入力して導通状態とする
ようにして消費電力を削減出来るようにしている。

ダイオードＤＩ、Ｄ２はトランジスタＱｌ、　　Ｑ２の
ベース間の電圧リミッタとして動作するもので、ダイオ
ードの順方向電圧は０．７Ｖ程度であるので、トランジ
スタＱｌ、Ｑ２のベース間の電圧差は０．７Ｖ程度とな
る。

よってトランジスタＱｌ、Ｑ２を特別に高いベース耐圧
のものとする必要かなく、他のトランジスタと同一特性
で充分となるので、ＬＳＩ設計上具合が良くなる。

更にトランジスタＱ１．Ｑ２のベースか過剰にバイアス
されると、その回復の為に動作速度が遅くなるが、この
リミッタはこれも防止する。

〔発明の効果〕

以上詳細に説明せる如く本発明によれば、単一電源電圧
にて動作し、回路規模も小さい多数決回路か得られ、他
の回路と共にモノシリツクＩＣ化。

ＬＳＩ化しようとした場合容易になる効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の多数決回路の回路図、第３図
は本発明の他の実施例の多数決回路の回路図、 第４図は１の数を変えた場合の第２図の比較器への入力
電圧を示す図、 第５図は従来例の多数決回路のブロック図である。 図において、 １は論理値／を流変換回路、 ２．３４は比較器、 ３０．３１は反転回路、 ３２．３３は加算回路、 ４０．４１は出力端子、 Ｑｌ　〜Ｑ９．Ｑ５−ＩＡ−Ｑ５−ｎＡ、Ｑ５−ＩＢ−
Ｑ　５−ｎ　Ｂ、　Ｑ　６−１〜Ｑ　６−ｎはトランジ
スタ、 ＤＩ、Ｄ２はダイオード、 Ｒ１−Ｒ７は抵抗を示す。 シ＼　　　　　　　　　　　　　　　　　　　　　　　
　　　ヘ船　　　縁 １１１）数！１’Ｚｊ：楊合の第２図の比較器への入力
＠圧Σ示す間第４　図

Claims (1)

1. 【特許請求の範囲】 複数の２値ディジタル信号が、論理“１”と論理“０”
   でどちらが多いかを判定する多数決回路において、 該複数の２値ディジタル信号を入力し、該各ディジタル
   信号に対して一定電流を割当、該複数のディジタル信号
   の論理“１”及び論理“０”の個数に比例した電流を各
   論理に対応して出力する論理値／電流変換回路（１）と
   、 該論理値／電流変換回路の論理値に対して出力された電
   流を比較し、論理“１”と論理“０”で何方が大きいか
   を検出する比較器（２）を設けたことを特徴とする多数
   決回路。