CN115913398A - 载波强度检测电路 - Google Patents

Abstract

本申请涉及一种载波强度检测电路，通过第一差分对接收输入差分对的两个输入电压，以及第二差分对接收参考电压对的两个参考电压，从而在第一差分对和第二差分对的正相得到流过负载管PM1的第一误差电流，在第一差分对和第二差分对的负相得到流过负载管PM2的第二误差电流，然后经晶体管PM3镜像第二误差电流，晶体管PM4、晶体管PN7和晶体管PN8镜像第一误差电流，晶体管PN8与晶体管PM3共漏极连接，根据共连接端输出的第一误差电流和所述第二误差电流的比较结果，则可确定输入差分对的信号强度是否超过参考电压对的信号强度，如此无需通过检波电路进行非线性转换即可检测得知交流载波信号的幅度是否超过阈值，避免了对待测信号进行非线性转换处理，功耗低且检测精度高。

Description

载波强度检测电路

技术领域

本申请涉及信号检测技术领域，特别是涉及一种载波强度检测电路。

背景技术

对于低频信号，传统载波强度检测通常采用检波电路对输入信号进行包络转换，进一步采用比较器进行比较输出，然而检波电路基于非线性转换的方式对输入信号进行处理，功耗较高，且会造成输入信号的损失，从而降低了信号的检测精度。

发明内容

本申请提供一种功耗低且精度高的载波强度检测电路。

一种载波强度检测电路，包括：

第一差分对，包括晶体管PN1、晶体管PN2和晶体管PN3，所述晶体管PN1的栅极用于接收输入差分对的第一输入电压，所述晶体管PN2的栅极用于接收所述输入差分对的第二输入电压，所述晶体管PN1的源极和所述晶体管PN2的源极共连接，并与所述晶体管PN3的漏极连接，所述晶体管PN3的源极与第一参考端连接；

第二差分对，包括晶体管PN4、晶体管PN5和晶体管PN6，所述晶体管PN4的栅极用于接收参考电压对的第一参考电压，所述晶体管PN5的栅极用于接收所述参考电压对的第二参考电压，所述晶体管PN4的源极与所述晶体管PN5的源极共连接，并与所述晶体管PN6的漏极连接，所述晶体管PN6的源极与所述第一参考端连接；

负载管PM1和负载管PM2，所述负载管PM1和所述负载管PM2共源极连接，并与第二参考端连接，所述负载管PM1的漏极与栅极共连接，并与所述晶体管PN1和所述晶体管PN4共漏极连接，所述负载管PM1上的第一误差电流为所述第一差分对和所述第二差分对的正相输入误差电流；所述负载管PM2的漏极与栅极共连接，并与所述晶体管PN2和所述晶体管PN5共漏极连接，所述负载管PM2上的第二误差电流为所述第一差分对和所述第二差分对的负相输入误差电流；所述第一参考端和所述第二参考端的其中一个为电源端，另一个为地端；

晶体管PM3，所述晶体管PM3的源极与所述第二参考端连接，所述晶体管PM3的栅极与所述负载管PM2的栅极共连接，所述晶体管PM3用于镜像所述第二误差电流；

晶体管PM4、晶体管PN7和晶体管PN8，所述晶体管PM4的栅极与所述负载管PM2的栅极连接，所述晶体管PM4的源极与所述第二参考端连接，所述晶体管PM4与所述晶体管PN7共漏极连接，所述晶体管PN7的源极与所述第一参考端连接，所述晶体管PN7与所述晶体管PN8共栅极连接，所述晶体管PN8的源极与所述第一参考端连接，所述晶体管PM4、晶体管PN7和晶体管PN8组成镜像电路，用于镜像所述第一误差电流；所述晶体管PN8与所述晶体管PM3共漏极连接，并通过共连接端输出所述第一误差电流和所述第二误差电流的比较结果，以确定所述输入差分对的信号强度是否超过所述参考电压对的信号强度。

在其中一些实施例中，所述检测电路还包括：

晶体管PN9，所述晶体管PN9的漏极与栅极共连接，用于接收电流I_E，所述晶体管PN9的源极与所述第一参考端连接；

参考电压对生成单元，用于生成所述第一参考电压和所述第二参考电压，所述参考电压对生成单元包括晶体管PN10、晶体管PM5、晶体管PM6、晶体管PM7、电阻R1、电阻R2、晶体管M1和晶体管M2；

所述晶体管PN10的栅极与所述晶体管PN9的栅极连接，所述晶体管PN10与所述晶体管PM5共漏极连接，所述PN10的源极与所述第一参考端连接；所述晶体管PM5的源极与所述第二参考端连接，所述晶体管PM5的栅极与漏极共连接，并与所述晶体管PM6的栅极和所述晶体管PM7的栅极连接；所述晶体管PM6的源极与所述第二参考端连接，所述晶体管PM6的漏极与所述电阻R1的第一端连接；所述晶体管M1的栅极和漏极与所述电阻R1的第二端连接，所述晶体管M1的源极与所述第一参考端连接；所述晶体管PM7的源极并与所述第二参考端连接，所述晶体管PM7的漏极与所述电阻R2的第一端连接；所述晶体管M2的栅极和漏极与所述电阻R2的第二端连接，所述晶体管M2的源极与所述第一参考端连接。

在其中一些实施例中，所述检测电路还包括：

晶体管M3、晶体管M4、晶体管M5和晶体管M6；

所述晶体管M3的栅极用于接收所述第一输入电压，所述晶体管M3的源极并与所述第二参考端连接，所述晶体管M3与所述晶体管M5共漏极连接，并与所述晶体管PN2的栅极连接；所述晶体管M5的源极与所述第一参考端连接；所述晶体管M4的栅极用于接收所述第二输入电压，所述晶体管M4的源极并与所述第二参考端连接，所述晶体管M4与所述晶体管M6共漏极连接，并与所述晶体管PN1的栅极连接；所述晶体管M6的源极与所述第一参考端连接。

在其中一些实施例中，所述晶体管M5的栅极与所述晶体管PN9的栅极连接，所述晶体管M6的栅极与所述晶体管PN9的栅极连接。

在其中一些实施例中，所述检测电路还包括：

多级射极跟随器，第一级所述射极跟随器的输入端用于接收所述第一输入电压和所述第二输入电压，末级所述射极跟随器的输出端分别与所述晶体管M3的栅极和所述晶体管M4的栅极连接。

在其中一些实施例中，所述电阻R1和所述电阻R2为可调电阻。

在其中一些实施例中，所述晶体管PN3的栅极和所述晶体管PN6的栅极分别与所述晶体管PN9的栅极连接，以构成比例电流镜，用于产生所述第一差分对和所述第二差分对的偏置电流。

在其中一些实施例中，所述检测电路还包括：

施密特比较器，所述施密特比较器的输入端分别与所述晶体管PM3的漏极和所述晶体管PN8的漏极连接。

在其中一些实施例中，所述检测电路还包括：

三级反相器，所述三级反相器的输入端与所述施密特比较器的输出端连接。

在其中一些实施例中，所述检测电路还包括迟滞单元，所述迟滞单元用于控制所述第二差分对的正相和负相与所述负载管PM1和所述负载管PM2的交叉耦合，以实现对所述比较结果的迟滞控制，所述迟滞单元包括晶体管PM11、晶体管PM12、晶体管PM13和晶体管PM14；

所述晶体管PM11和所述晶体管PM13共栅极连接，并与所述三级反相器的第一级反相器的输出端连接；所述晶体管PM12和所述晶体管PM14共栅极连接，并与所述三级反相器的第二级反相器的输出端连接；所述晶体管PM11的漏极和所述晶体管PM14的漏极分别与所述负载管PM2的漏极连接；所述晶体管PM12的漏极和所述晶体管PM13的漏极分别与所述负载管PM1的漏极连接；所述晶体管PM11的源极和所述晶体管PM12的源极共连接，并与所述晶体管PN4的漏极连接；所述晶体管PM13的源极和所述晶体管PM14的源极共连接，并与所述晶体管PN5的漏极连接。

上述载波强度检测电路通过第一差分对接收输入差分对的两个输入电压，以及第二差分对接收参考电压对的两个参考电压，从而在第一差分对和第二差分对的正相得到流过负载管PM1的第一误差电流，在第一差分对和第二差分对的负相得到流过负载管PM2的第二误差电流，然后经晶体管PM3镜像第二误差电流，晶体管PM4、晶体管PN7和晶体管PN8组成的镜像电路镜像第一误差电流，晶体管PN8与晶体管PM3共漏极连接，根据共连接端输出的第一误差电流和所述第二误差电流的比较结果，则可确定输入差分对的信号强度是否超过参考电压对的信号强度，如此利用差分比较的方式无需通过检波电路进行非线性转换即可检测得知交流载波信号的幅度是否超过阈值，避免了对待测信号进行非线性转换处理，功耗低且检测精度高。

附图说明

图1为本申请一实施例的载波强度检测电路的电路结构图；

图2为本申请另一实施例的载波强度检测电路的电路结构图；

图3为本申请另一实施例的载波强度检测电路的电路结构图；

图4为本申请另一实施例的载波强度检测电路的电路结构图；

图5为本申请另一实施例的载波强度检测电路的电路结构图；

图6为本申请另一实施例的载波强度检测电路的电路结构图；

图7为本申请另一实施例的载波强度检测电路的电路结构图。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明，本申请实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。

另外，在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

图1为一实施例的载波强度检测电路的结构框图，如图1所示，载波强度检测电路包括第一差分对、第二差分对、负载管PM1、负载管PM2、晶体管PM3、晶体管PM4、晶体管PN7和晶体管PN8；其中第一差分对包括晶体管PN1、晶体管PN2和晶体管PN3，晶体管PN1的栅极用于接收输入差分对的第一输入电压U_i1，晶体管PN2的栅极用于接收输入差分对的第二输入电压U_i2，晶体管PN1的源极和晶体管PN2的源极共连接，并与晶体管PN3的漏极连接，晶体管PN3的源极与第一参考端连接；第二差分对包括晶体管PN4、晶体管PN5和晶体管PN6，晶体管PN4的栅极用于接收参考电压对的第一参考电压U_c1，晶体管PN5的栅极用于接收参考电压对的第二参考电压U_c2，晶体管PN4的源极与晶体管PN5的源极共连接，并与晶体管PN6的漏极连接，晶体管PN6的源极与第一参考端连接；负载管PM1和负载管PM2共源极连接，并与第二参考端连接，负载管PM1的漏极与栅极共连接，并与晶体管PN1和晶体管PN4共漏极连接，负载管PM1上的第一误差电流为第一差分对和第二差分对的正相输入误差电流；负载管PM2的漏极与栅极共连接，并与晶体管PN2和晶体管PN5共漏极连接，负载管PM2上的第二误差电流为第一差分对和第二差分对的负相输入误差电流；第一参考端和第二参考端的其中一个为电源端，另一个为地端；晶体管PM3的源极与第二参考端连接，晶体管PM3的栅极与负载管PM2的栅极共连接，晶体管PM3用于镜像第二误差电流；晶体管PM4的栅极与负载管PM2的栅极连接，晶体管PM4的源极与第二参考端连接，晶体管PM4与晶体管PN7共漏极连接，晶体管PN7的源极与第一参考端连接，晶体管PN7与晶体管PN8共栅极连接，晶体管PN8的源极与第一参考端连接，晶体管PM4、晶体管PN7和晶体管PN8组成镜像电路，用于镜像第一误差电流；晶体管PN8与晶体管PM3共漏极连接，并通过共连接端输出第一误差电流和第二误差电流的比较结果，以确定输入差分对的信号强度是否超过参考电压对的信号强度。

具体的，参考图1所示，标记第一误差电流为I₁，标记第二误差电流为I₂。一方面，流过晶体管PN1的第一输入电流I_i1和流过晶体管PN4的第一参考电流I_c1共同形成第一差分对和第二差分对的正相输入误差电流，也即形成流过负载管PM1的第一误差电流I₁，如此第一误差电流I₁等于第一参考电流I_c1和第一输入电流I_i1之和；另一方面，流过晶体管PN2的第二输入电流I_i2和流过晶体管PN5的第二参考电流I_c2共同形成第一差分对和第二差分对的负相输入误差电流，也即形成流过负载管PM2的第二误差电流I₂，如此第二误差电流I₂等于第二参考电流I_c2和第二输入电流I_i2之和；晶体管PM4、晶体管PN7和晶体管PN8构成镜像电路，可镜像输出第一误差电流I₁，晶体管PM3可镜像输出第二误差电流，晶体管PN8与晶体管PM3共漏极连接，其共连接端输出电压信号可表征第一误差电流和所述第二误差电流的比较结果，该比较结果可表示为：

I₁- I₂=（I_c1+ I_i1）-（I_c2+ I_i2）=（I_c1- I_c2）+（I_i1- I_i2）

其中，第二差分对根据两个参考电压生成两个参考电流时，两个参考电流间的差值可用于表征两个参考电压的差值；在一个实施例中，两个参考电流间的差值可等于两个参考电压的差值。同理，第一差分对根据两个输入电压生成两个输入电流时，两个输入电流间的差值可用于表征两个参考电压的差值；在一个实施例中，两个输入电流间的差值可等于两个输入电压的差值，因此结合上述表达式，第一误差电流I₁和第二误差电流I₂的比较结果可用于用于确定第一输入电压和第二输入电压之间的输入压差，是否超过第一参考电压和第二参考电压之间的参考压差，也即可确定输入差分对的信号强度是否超过所述参考电压对的信号强度。

具体的，第一输入电压和第二输入电压分别为待测信号的一对差分电压，为确定输入差分对的信号强度是否超过强度阈值，可对应设置第一参考电压和第二参考电压的大小，使得其压差等于压差阈值，其中，压差阈值等于两倍的强度阈值，当第一输入电压与第二输入电压的输入压差超过了压差阈值的负值，比较结果会发生特定变化，因此根据比较结果可得知第一输入电压和第二输入电压之间的输入压差是否超过压差阈值，也即输入差分对的信号强度是否超过强度阈值。

在一个实施例中，第一参考端可为地端，第二参考端可为电源端VCC，在该种情况下，晶体管PN1、晶体管PN2、晶体管PN3、晶体管PN4、晶体管PN5、晶体管PN6、晶体管PN7和晶体管PN8可为N型MOS管，负载管PM1、负载管PM2、晶体管PM3和晶体管PM4可为P型MOS管；在另一实施例中，第一参考端可为电源端VCC，第二参考端可为地端，此时，晶体管PN1、晶体管PN2、晶体管PN3、晶体管PN4、晶体管PN5、晶体管PN6、晶体管PN7和晶体管PN8可为P型MOS管，负载管PM1、负载管PM2、晶体管PM3和晶体管PM4可为N型MOS管。其中，图1示出的是第一参考端为地端，第二参考端为电源端VCC的情况。

此外，晶体管PN3和晶体管PN9的栅极可分别用于接收偏置电压，从而产生第一差分对和第二差分对的偏置电流。

上述载波强度检测电路通过第一差分对接收输入差分对的两个输入电压，以及第二差分对接收参考电压对的两个参考电压，从而在第一差分对和第二差分对的正相得到流过负载管PM1的第一误差电流，在第一差分对和第二差分对的负相得到流过负载管PM2的第二误差电流，然后经晶体管PM3镜像第二误差电流，晶体管PM4、晶体管PN7和晶体管PN8组成的镜像电路镜像第一误差电流，晶体管PN8与晶体管PM3共漏极连接，根据共连接端输出的第一误差电流和所述第二误差电流的比较结果，则可确定输入差分对的信号强度是否超过参考电压对的信号强度，如此利用差分比较的方式无需通过检波电路进行非线性转换即可检测得知交流载波信号的幅度是否超过阈值，避免了对待测信号进行非线性转换处理，功耗低且检测精度高。

在一个实施例中，检测电路还包括晶体管PN9和参考电压对生成单元，其中，参考电压对生成单元用于生成第一参考电压和第二参考电压，参考电压对生成单元包括晶体管PN10、晶体管PM5、晶体管PM6、晶体管PM7、电阻R1、电阻R2、晶体管M1和晶体管M2；晶体管PN9的漏极与栅极共连接，用于接收电流I_E，晶体管PN9的源极与第一参考端连接；晶体管PN10的栅极与晶体管PN9的栅极连接，晶体管PN10与晶体管PM5共漏极连接，PN10的源极与第一参考端连接；晶体管PM5的源极与第二参考端连接，晶体管PM5的栅极与漏极共连接，并与晶体管PM6的栅极和晶体管PM7的栅极连接；晶体管PM6的源极与第二参考端连接，晶体管PM6的漏极与电阻R1的第一端连接；晶体管M1的栅极和漏极与电阻R1的第二端连接，晶体管M1的源极与第一参考端连接；晶体管PM7的源极并与第二参考端连接，晶体管PM7的漏极与电阻R2的第一端连接；晶体管M2的栅极和漏极与电阻R2的第二端连接，晶体管M2的源极与第一参考端连接。

可以理解，晶体管PN9和晶体管PN10、晶体管PM5和晶体管PM6，以及晶体管PM5和晶体管PM7分别构成一对电流镜，从而依次将电流I_E镜像至电阻R1和电阻R2所在的通路，在电阻R1的第一端产生第一参考电压U_c1，以及在电阻R2的第一端产生第二参考电压U_c2，以分别驱动晶体管PN4和晶体管PN5。

在一个实施例中，电阻R1和电阻R2可为可调电阻。

可以理解，在流过晶体管PM6和晶体管PM7的电流一定的情况下，可分别调节电阻R1和电阻R2，以得到比较所需的正负相阈值电压，即第一参考电压和第二参考电压。因此，采用可调的电阻R1和电阻R2可实现两个参考电压的可调，从而得到多组不同组合的正负相阈值电压，使得检测电路适用多种信号强度的检测，扩大了电路的检测范围。

在一个实施例中，当第一参考端为地端，第二参考端为电源端VCC的情况下，晶体管PN9、晶体管PN10、晶体管M1和晶体管M2可为N型MOS管，晶体管PM5、晶体管PM6、晶体管PM7可为P型MOS管；在另一实施例中，第一参考端为电源端VCC，第二参考端为地端的情况下，晶体管PN9、晶体管PN10、晶体管M1和晶体管M2可为P型MOS管，晶体管PM5、晶体管PM6、晶体管PM7可为N型MOS管。

在一个实施例中，继续参考图2所示，晶体管PN3的栅极和晶体管PN6的栅极分别与晶体管PN9的栅极连接，以构成比例电流镜，用于产生第一差分对和第二差分对的偏置电流。

具体的，晶体管PN3的栅极与晶体管PN9的栅极连接，从而可接收晶体管PN9栅极端的偏置电压，产生第一差分对的偏置电流，也即两个输入电流；晶体管PN6的栅极与晶体管PN9的栅极连接，从而可接收晶体管PN9栅极端的偏置电压，产生第二差分对的偏置电流，也即两个误差电流，如此通过直接与晶体管PN9建立镜像关系以得到期望的偏置电流，无需额外设置供电电路，优化了电路结构。

在一个实施例中，如图3所示，检测电路还包括晶体管M3、晶体管M4、晶体管M5和晶体管M6；晶体管M3的栅极用于接收第一输入电压，晶体管M3的源极并与第二参考端连接，晶体管M3与晶体管M5共漏极连接，并与晶体管PN2的栅极连接；晶体管M5的源极与第一参考端连接；晶体管M4的栅极用于接收第二输入电压，晶体管M4的源极并与第二参考端连接，晶体管M4与晶体管M6共漏极连接，并与晶体管PN1的栅极连接；晶体管M6的源极与第一参考端连接。

可以理解，第一输入电压可控制流过晶体管M3的电流大小，由此可在晶体管M5的漏极产生特定大小的电压，以驱动晶体管PN1；同理第二输入电压可控制流过晶体管M4的电流大小，由此可在晶体管M6的漏极产生特定大小的电压，以驱动晶体管PN2。在一个实施例中，当第一参考端为地端，第二参考端为电源端VCC的情况下，晶体管M3、晶体管M4、晶体管M5和晶体管M6可为N型MOS管；在另一实施例中，第一参考端为电源端VCC，第二参考端为地端的情况下，晶体管M3、晶体管M4、晶体管M5和晶体管M6可为P型MOS管。

在一个实施例中，继续参考图3所示，晶体管M5的栅极与晶体管PN9的栅极连接，晶体管M6的栅极与晶体管PN9的栅极连接，从而在电流I_E的作用下导通并分别产生流过自身的电流，如此无需额外设置供电电路以驱动晶体管M5和晶体管M6，优化了电路结构。

在一个实施例中，检测电路还包括多级射极跟随器，第一级射极跟随器的输入端用于接收第一输入电压和第二输入电压，末级射极跟随器的输出端分别与晶体管M3的栅极和晶体管M4的栅极连接。

可以理解，各级射极跟随器具备固定增益，可对第一输入电压和第二输入电压的电压值进行线性比例变换，相比于非线性变换，精度更高，且能耗更低。

在一个实施例中，参考图4所示，检测电路还包括施密特比较器，施密特比较器的输入端分别与晶体管PM3的漏极和晶体管PN8的漏极连接。

可以理解，施密特比较器10可对输出信号进行整形，将输出信号与阈值电压进行比较，从而得到稳定的数字信号，从而便于直观得到第一误差电流和第二误差电流的比较结果。具体的，当提供第一参考电压和第二参考电压时，若输出信号发生翻转，则表明载波信号达到预设强度。

施密特比较器10可包括开关管Q1、开关管Q2、开关管Q3、开关管Q4、开关管Q5和开关管Q6。其中，晶体管Q1、晶体管Q2、晶体管Q5、晶体管Q6可为P型MOS管，晶体管Q3和晶体管Q4可为N型MOS管。晶体管Q1、晶体管Q2、晶体管Q3和晶体管Q4共栅极连接，并分别与晶体管PM17的第二连接端和晶体管PM16的第一连接端连接；晶体管Q1、晶体管Q2、晶体管Q3和晶体管Q4依次级联连接，且晶体管Q1的源极与第二参考端连接，晶体管Q4的源极与第一参考端连接；晶体管Q5的源极分别与晶体管Q1的漏极和晶体管Q2的源极连接；晶体管Q6的源极分别与晶体管Q4的漏极和晶体管Q3的源极连接；晶体管Q5的漏极和晶体管Q6的漏极分别用于接收电压VDD；晶体管Q5的栅极、晶体管Q6的栅极、晶体管Q2的漏极、晶体管Q3的漏极共连接，以作为施密特比较器10的输出端。

在一个实施例中，当第一参考端为地端，第二参考端为电源端VCC的情况下，晶体管Q1、晶体管Q2、晶体管Q5、晶体管Q6可为P型MOS管，晶体管Q3和晶体管Q4可为N型MOS管；在另一实施例中，第一参考端为电源端VCC，第二参考端为地端的情况下，晶体管Q1、晶体管Q2、晶体管Q5、晶体管Q6可为N型MOS管，晶体管Q3和晶体管Q4可为P型MOS管。

在一个实施例中，如图4所示，载波强度检测电路还设置有电阻R3和电阻R4，其中电阻R3的第一端与开关管Q4的源极连接，电阻R3的第二端与电阻R4的第一端连接，电阻R4的第二端与电阻R3的第一端共连接，并与地端连接。电阻R3和电阻R4可对施密特比较器10进行限流，防止支路电流过高。

在一个实施例中，检测电路还包括三级反相器11，如图5所示，三级反相器11的输入端与施密特比较器的输出端连接。

其中，三级反相器11包括3个反相器，各反相器级联连接，第一级反相器的输入端与施密特比较器10的输出端连接，末级反相器的输出端用于输出第一误差电流和第二误差电流的比较结果。

在一个实施例中，检测电路还包括迟滞单元，迟滞单元用于控制第二差分对的正相和负相与负载管PM1和负载管PM2的交叉耦合，以实现对比较结果的迟滞控制，迟滞单元包括晶体管PM11、晶体管PM12、晶体管PM13和晶体管PM14；晶体管PM11和晶体管PM13共栅极连接，并与三级反相器的第一级反相器的输出端连接；晶体管PM12和晶体管PM14共栅极连接，并与三级反相器的第二级反相器的输出端连接；晶体管PM11的漏极和晶体管PM14的漏极分别与负载管PM2的漏极连接；晶体管PM12的漏极和晶体管PM13的漏极分别与负载管PM1的漏极连接；晶体管PM11的源极和晶体管PM12的源极共连接，并与晶体管PN4的漏极连接；晶体管PM13的源极和晶体管PM14的源极共连接，并与晶体管PN5的漏极连接。

可以理解，三级反相器中第一级反相器和第二级反相器产生的中间信号可控制晶体管PM11和晶体管PM13，以及晶体管PM12和晶体管PM14中的一组晶体管导通，从而控制比较结果的正负迟滞效果，提高比较结果的抗干扰能力。

在一个实施例中，当第一参考端为地端，第二参考端为电源端VCC的情况下，晶体管PM11、晶体管PM12、晶体管PM13和晶体管PM14可为P型MOS管；在另一实施例中，第一参考端为电源端VCC，第二参考端为地端的情况下，晶体管PM11、晶体管PM12、晶体管PM13和晶体管PM14可为N型MOS管。

本发明实施例还提供一种载波强度检测电路，如图7所示，该载波强度检测电路包括第一差分对和第二差分对，第一差分对包括晶体管PN1、晶体管PN2和晶体管PN3，第二差分对包括晶体管PN4、晶体管PN5和晶体管PN6；载波强度检测电路还包括负载管PM1、负载管PM2、晶体管PM3、晶体管PM4、晶体管PN7、晶体管PN8、晶体管PN9、晶体管PN10、晶体管PM5、晶体管PM6、晶体管PM7、电阻R1、电阻R2、晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、多级射极跟随器、施密特比较器、三级反相器和迟滞单元；其中，施密特比较器10可包括开关管Q1、开关管Q2、开关管Q3、开关管Q4、开关管Q5和开关管Q6迟滞单元包括晶体管PM11、晶体管PM12、晶体管PM13和晶体管PM14。各元件之间连接关系和工作原理可参考上述实施例和图7，此处不进行赘述。

继续参考图7所示，载波强度检测电路还可包括晶体管M7，晶体管M7的栅极用于接收驱动信号ENI1，晶体管M7的源极用于接收电流I_E，晶体管M7的漏极与晶体管PN1的漏极连接。

载波强度检测电路还可包括晶体管M8，晶体管M8的栅极用于接收驱动信号ENI1，晶体管M8的漏极与晶体管PN9的栅极连接，晶体管M8的源极与第一参考端连接。

载波强度检测电路还可包括晶体管M14和晶体管M15，晶体管M14和晶体管M15的栅极用于接收驱动信号ENH1，晶体管M14的源极与第二参考端连接，晶体管M14的漏极与晶体管PM1的栅极连接，晶体管M15的源极与第二参考端连接，晶体管M15的漏极与晶体管PM2的栅极连接。

载波强度检测电路还可包括晶体管M9、晶体管M10、晶体管M11和晶体管M12；晶体管M9和晶体管M10的源极用于接收电压VDD，晶体管M11和晶体管M12的源极与第一参考端连接，晶体管M9和晶体管M11的栅极共连接，并接收驱动信号ENH，晶体管M9的漏极和晶体管M11的漏极共连接，并与晶体管M10的栅极和晶体管M12的栅极连接，晶体管M10的栅极和晶体管M12的栅极共连接，以产生用于驱动晶体管M7、M8、M13的驱动信号ENI1，晶体管M10的漏极和晶体管M12的漏极共连接，以产生用于驱动晶体管M14和晶体管M15的驱动信号ENH1。

以上所述仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种载波强度检测电路，其特征在于，包括：

第一差分对，包括晶体管PN1、晶体管PN2和晶体管PN3，所述晶体管PN1的栅极用于接收输入差分对的第一输入电压，所述晶体管PN2的栅极用于接收所述输入差分对的第二输入电压，所述晶体管PN1的源极和所述晶体管PN2的源极共连接，并与所述晶体管PN3的漏极连接，所述晶体管PN3的源极与第一参考端连接；

第二差分对，包括晶体管PN4、晶体管PN5和晶体管PN6，所述晶体管PN4的栅极用于接收参考电压对的第一参考电压，所述晶体管PN5的栅极用于接收所述参考电压对的第二参考电压，所述晶体管PN4的源极与所述晶体管PN5的源极共连接，并与所述晶体管PN6的漏极连接，所述晶体管PN6的源极与所述第一参考端连接；

负载管PM1和负载管PM2，所述负载管PM1和所述负载管PM2共源极连接，并与第二参考端连接，所述负载管PM1的漏极与栅极共连接，并与所述晶体管PN1和所述晶体管PN4共漏极连接，所述负载管PM1上的第一误差电流为所述第一差分对和所述第二差分对的正相输入误差电流；所述负载管PM2的漏极与栅极共连接，并与所述晶体管PN2和所述晶体管PN5共漏极连接，所述负载管PM2上的第二误差电流为所述第一差分对和所述第二差分对的负相输入误差电流；所述第一参考端和所述第二参考端的其中一个为电源端，另一个为地端；

晶体管PM3，所述晶体管PM3的源极与所述第二参考端连接，所述晶体管PM3的栅极与所述负载管PM2的栅极共连接，所述晶体管PM3用于镜像所述第二误差电流；

晶体管PM4、晶体管PN7和晶体管PN8，所述晶体管PM4的栅极与所述负载管PM2的栅极连接，所述晶体管PM4的源极与所述第二参考端连接，所述晶体管PM4与所述晶体管PN7共漏极连接，所述晶体管PN7的源极与所述第一参考端连接，所述晶体管PN7与所述晶体管PN8共栅极连接，所述晶体管PN8的源极与所述第一参考端连接，所述晶体管PM4、晶体管PN7和晶体管PN8组成镜像电路，用于镜像所述第一误差电流；所述晶体管PN8与所述晶体管PM3共漏极连接，并通过共连接端输出所述第一误差电流和所述第二误差电流的比较结果，以确定所述输入差分对的信号强度是否超过所述参考电压对的信号强度。

2.根据权利要求1所述的载波强度检测电路，其特征在于，所述检测电路还包括：

晶体管PN9，所述晶体管PN9的漏极与栅极共连接，用于接收电流I_E，所述晶体管PN9的源极与所述第一参考端连接；

参考电压对生成单元，用于生成所述第一参考电压和所述第二参考电压，所述参考电压对生成单元包括晶体管PN10、晶体管PM5、晶体管PM6、晶体管PM7、电阻R1、电阻R2、晶体管M1和晶体管M2；

所述晶体管PN10的栅极与所述晶体管PN9的栅极连接，所述晶体管PN10与所述晶体管PM5共漏极连接，所述PN10的源极与所述第一参考端连接；所述晶体管PM5的源极与所述第二参考端连接，所述晶体管PM5的栅极与漏极共连接，并与所述晶体管PM6的栅极和所述晶体管PM7的栅极连接；所述晶体管PM6的源极与所述第二参考端连接，所述晶体管PM6的漏极与所述电阻R1的第一端连接；所述晶体管M1的栅极和漏极与所述电阻R1的第二端连接，所述晶体管M1的源极与所述第一参考端连接；所述晶体管PM7的源极并与所述第二参考端连接，所述晶体管PM7的漏极与所述电阻R2的第一端连接；所述晶体管M2的栅极和漏极与所述电阻R2的第二端连接，所述晶体管M2的源极与所述第一参考端连接。

3.根据权利要求2所述的载波强度检测电路，其特征在于，所述检测电路还包括：

晶体管M3、晶体管M4、晶体管M5和晶体管M6；

所述晶体管M3的栅极用于接收所述第一输入电压，所述晶体管M3的源极并与所述第二参考端连接，所述晶体管M3与所述晶体管M5共漏极连接，并与所述晶体管PN2的栅极连接；所述晶体管M5的源极与所述第一参考端连接；所述晶体管M4的栅极用于接收所述第二输入电压，所述晶体管M4的源极并与所述第二参考端连接，所述晶体管M4与所述晶体管M6共漏极连接，并与所述晶体管PN1的栅极连接；所述晶体管M6的源极与所述第一参考端连接。

4.根据权利要求3所述的载波强度检测电路，其特征在于，所述晶体管M5的栅极与所述晶体管PN9的栅极连接，所述晶体管M6的栅极与所述晶体管PN9的栅极连接。

5.根据权利要求4所述的载波强度检测电路，其特征在于，所述检测电路还包括：

多级射极跟随器，第一级所述射极跟随器的输入端用于接收所述第一输入电压和所述第二输入电压，末级所述射极跟随器的输出端分别与所述晶体管M3的栅极和所述晶体管M4的栅极连接。

6.根据权利要求2所述的载波强度检测电路，其特征在于，所述电阻R1和所述电阻R2为可调电阻。

7.根据权利要求2所述的载波强度检测电路，其特征在于，所述晶体管PN3的栅极和所述晶体管PN6的栅极分别与所述晶体管PN9的栅极连接，以构成比例电流镜，用于产生所述第一差分对和所述第二差分对的偏置电流。

8.根据权利要求1所述的载波强度检测电路，其特征在于，所述检测电路还包括：

施密特比较器，所述施密特比较器的输入端分别与所述晶体管PM3的漏极和所述晶体管PN8的漏极连接。

9.根据权利要求8所述的载波强度检测电路，其特征在于，所述检测电路还包括：

三级反相器，所述三级反相器的输入端与所述施密特比较器的输出端连接。

10.根据权利要求9所述的载波强度检测电路，其特征在于，所述检测电路还包括迟滞单元，所述迟滞单元用于控制所述第二差分对的正相和负相与所述负载管PM1和所述负载管PM2的交叉耦合，以实现对所述比较结果的迟滞控制，所述迟滞单元包括晶体管PM11、晶体管PM12、晶体管PM13和晶体管PM14；

所述晶体管PM11和所述晶体管PM13共栅极连接，并与所述三级反相器的第一级反相器的输出端连接；所述晶体管PM12和所述晶体管PM14共栅极连接，并与所述三级反相器的第二级反相器的输出端连接；所述晶体管PM11的漏极和所述晶体管PM14的漏极分别与所述负载管PM2的漏极连接；所述晶体管PM12的漏极和所述晶体管PM13的漏极分别与所述负载管PM1的漏极连接；所述晶体管PM11的源极和所述晶体管PM12的源极共连接，并与所述晶体管PN4的漏极连接；所述晶体管PM13的源极和所述晶体管PM14的源极共连接，并与所述晶体管PN5的漏极连接。

Images