JPS5825718A - 並列型ａ／ｄコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は並列型Ａ／Ｄコンバータに関するものである
。

現在、高速のＡ／Ｄコンバータの開発が進められている
が、そのうちでも多款個の比較器を配列した構成の並列
１！　Ａ／Ｄコンバータが最も高速であると言われてい
る。

この並ＩＪ　型Ａ／Ｄコンバータの概要を第１図に示す
。このｔ　判型Ａ／Ｄコンバータはオーバーフロー出力
つきの２ビツトのＡ／Ｄコンバータであって、図中ＩＦ
ｉ複数の比較器１ａ、ｌｂ、ｌｃ、ｌｄを並列配置した
ストローブ型の比較回路部であり、２は入力アナログ信
号ですべての比較＠１ｍ、ｌｂ、ｌｃ。

１ｄＫ並列に印加されるように！Ｉ続される。３は比較
電圧源であり、４は比較電圧源３の電圧を抵抗分割して
各比較＠　１　ａ　ｅ　Ｉ　ｂ　ｔ　］　Ｉｃｔ　３　
ｄの比較基準電圧を与えるための抵抗列である・５はサ
ンプリンクのタイミングを与える九めのクロックパルス
電圧源、６と７Ｆｉ各比較器１ａ＋１ｂ＋１ｃｅｌｄの
論理出力端子と相補出力端子であり、端子６と７の論理
出力は相補的出方となっている。８は論理回路部であり
、互ＫＩＩ接した比較器１ｍ−１ｂ、１ｂ−ＩＣ，・・
・の対の一方の比較器の論理出方と他方の比較器の相補
出力の論理積を散る複数個のＡＮＤ回ｍ８ａ＊８ｂｔ８
ｃ、８ｄからなるもノテある。９け論理回路ｓ８から出
方される並列信号を定まった符号に変換するマトリック
スエンコーダ、ｌｏは出カパッファである。

入力アナログ信号２はそれぞれの比較器１ａ。

ｌｂ、ｌｃ、ｌｄに並列に入力され、比較電圧源３を抵
抗列４を用いて分圧した電圧はそれぞれの比較１）１ａ
、Ｉｂ、Ｉｃ、ＪｄのＪｔ、較基ｊｌｋｌＥ圧とされ、
各比較器１ｍ、ｌｂ、ｌｃ、ｌｄではこの両者を差動入
力として比較増幅する。比較増幅された信号は、クロッ
クパルス５により４入られるサンプリングタイミングで
比較増幅された信号の極性に応じたデジタル出力をそれ
ぞれの論理出力端子６および相補出力端子７に発生する
。ところで、このデジタル出力はある比較器を境として
すべてｌのグループとすべてＯのグループに分かれる。

例えに比較器１　ｍ　＋　１　ｂの論理出力端子６の状
態は０で比較器１ｃ。

ｌｄの論理出力端子６の状態はｌとなる。そこでＡＮＤ
回路８８〜８ｄよりなる論理回路部８において。

互に隣り合った比較器１ｍ−１ｂ、１ｂ−１ｃ、・・・
の対の一方の比較器の論理出力端子６と他方の比較器の
相補出力端子７の論理積をとれば、その論理出力は入力
アナログ信号２と比較基準電圧の差が与えられ大極性の
範囲内で最も最小となる論理回路出力のみ（前記例では
ＡＮＤ回路８ｃ）が１となり。

その他（ＡＮＤＪ回路８ａ、８ｂ、８ｄ）は０になるの
で。

この出力を論理和を用いて構成したマトリックスエンコ
ーダ９に入力すれば、この出方はマトリックスエンコー
ダ９により入力アナログ信号２に応じえ出力に符号化さ
れ、出カパッ７７１０を介して外１８に１１１り出され
る。

以上が並列１１Ａ／Ｄコンバータの基本動作である。

そして、この並列ｆｆｉ　Ａ／Ｄコンバータにおいては
、前記マトリックスエンコーダ９の大刀段に継２図に示
すようにエミッタフォロワ回路を設けるのが通例であり
、従来この部分の回路構成は次のようにしている〇 菖２図において、１１＃ｉ＃Ｅ１図に示す論理回路部８
とマトリックスエンコーダ９０間に設ケラれルエミッタ
フォロヮ回路を構成するトランジスタ群で１２はその回
路の電流源であり、１３１ｊ工ミツタ結合論理回路を使
用し念マトリックスを構成するトランジスタ群、１４Ｆ
ｉ工ミツタ結合論理回路の負荷側を受は持つトランジス
タ群、１５は論理出力を発生する負荷抵抗、１６Ｆｉ工
ミツタ結合論理回路を構成する電流源、】７はしきい値
電圧を与える電圧源、１８は回路動作に必要な線源であ
る０工ミツタフオロワ回路を構成する各トランジスタの
ベースをそれぞれＡ、Ｂ、Ｃ，Ｄとしてこれを前記マド
ｑツクスエンコーダ９０入力端子とし、負荷抵抗１５の
一方の端子を出力端子としてこれをａ　ｅ　ｂ　ｅ　ｃ
とし、以下にその回路動作を示すと次のようＫなる◇ 入力端子Ａ、Ｂ、Ｃ，Ｄは論理回路部８の出力端子に接
続されているが、前述のように論理回路部８から出力さ
れる並列信号はどれか１つが１で他はすべてＯであるの
で、例えばＣが１でＡ、Ｂ。

ＤがＯとすれば、Ｃに対応するトランジスタのエミッタ
だけが高レベルとなり、同様にマトリックスエンコーダ
９を構成するトランジスタ群１３においてもＣＫ対応す
るトランジスタだけが高レベルとなシ、トランジスタ群
１５のエミッタ結合においてＣＫ対応するトランジスタ
列では出力ｂＫ対するトランジスタのみ工ζツタが接続
されており、他の２つのトランジスタのエミッタは開放
となっている良め、マトリックスエンコーダ９の出力は
（ａ、ｂ、ｃ）＝＝（０，１，０）　　となる。Ａ／Ｄ
：ｆｆンバータの動作上からはトランジスタ群１１と電
流１１１２で構成されるエミッタフォロワ回路は原理的
には不必要なものであるが、マトリックスエンコーダ９
を構成するトランジスタ数が増加するＫつれ負荷容量が
増加するばかりでなく、レイアウト上輪ｍ回路部８と！
トリックスエンコーダ９間の配線の引き回しが長くなり
変換速度の大幅な低下を招くことになるので、実際には
この工きツタフォａワ回路は並列１１　Ａ／Ｄコンバー
タの変換速度の低下を防ぐ九めには不可欠な要素となっ
ているにの形式のＡ／Ｄコンバータに使用する比較器の
個数は、分解能８ピツトのＡ／Ｄコンバータにおいては
約２５６個、１０ビツトに到っては１０２４個におよぶ
ため、分解能の向上に伴い消費電力が激増することにな
る。それゆえＡ／Ｄコンバータの低消費電力化を図るこ
とが急務となっている。

しかしながら、従来のエミッタフォロワ回路は菖２図に
示したように定電流源で駆動するか、あるいはトランジ
スタ群】】の各エミッタに高抵抗を接続して近似的に定
電流源を構成したものであう九。仁のため、このエンツ
タフォロワ回路での消費電力が無視できず、全体の消費
電力の１０〜２゜−を占めていた。

し九がって、この発明の目的は、変換速度を低下させる
ことなく、ニオツタフォロワ回路部での消費電力を殆ん
ど零にして、全体の消費電力の大幅表削減をはかつ念並
列！ＩＡ／Ｄコンバータを提供することである〇 この発明は並列型Ａ／Ｄコンバータを構成する比較回路
部での隣り合う比較器間の論理をとった論理出力が、あ
る１つの比較器に対して設けられた論理回路の論理出力
１ｋＱとすると他のすべての比較器に対して設けられた
論理出力がＱであるという関係に着目し、これら論理出
力を定めら九九符号に変換するマトリックスエンコーダ
と前記論理回路部との間に設けられたエミッタフォロワ
回路において、エミッタフォロワ回路を構成するトラン
ジスタのエミッタを従来のように定電ｆｉｍＫｉｉ続す
るのではなく、抵抗を介して電圧源に接続するとと本に
、この電圧源の電圧レベルを論理出力レベルに対応させ
て設定することにより低消費電力化を図ったものであり
、その一実施例を＃Ｅ３図に示す。すなわち、この並列
型Ａ／Ｄコンバータは、前記従来例におけるマトリック
スエンコーダ９０入力段のエミッタフォロワ回路を次の
ように構成したものである。

第３図において、１１ｉｊ工ミツタフオロワ回路を構成
するトランジスタ群であシ、】９は一方ヲ前記各トラン
ジスタのエミッタに他方をエミッタ７オロワ用電圧電源
２０に接続した抵抗値Ｒの複数の抵抗からなる抵抗列で
あり、前記エミツタフォロワ用電圧電源２０Ｆｉ接地電
位を基準電位に取り−ｖＴとしている〇 このエミッタフォロワ回路の動作について次に説明する
。

トランジスタ群１１の各ベースに印加される電圧は通常
０〜−〇８ｖであるので、エミッタフォロワ回路が正常
に動作している時はトランジスタのベース、エミッタ間
電圧ｖｂ、だけシフトして出力に現われる。■、。け通
常Ｏ，ＳＶ程度であるので、−０，８Ｖ〜−１，６Ｖの
信号が出力電圧となる。

第４図はその出力電圧を示した論理タイムチャートであ
り、論理レベルｌＫ対応する電圧１−ｖＨで表わし％Ｏ
Ｋ対応する電圧を−ｖＴＪで表わす。ここで二ｔツタフ
ォロワ用電圧電源２ｏの電圧は−−であるので、各論理
状態の消費電力を算出するとルおよびθレベルにおける
エミツタ７オロワ回路の動作電流を考察すると、菖１の
条件として負荷容量と放電時定数で定まるものがあり、
ｊＩ２の条件としてトランジスタ群１１における各ベー
ス。

エミッタ間電圧に関するものがある。

初めに＠１の条件に関し、この回路の応答時定数のうち
Ｏレベルからルベルに変化する立ち上り時定数は、エミ
ッタフォロワ回路を形成するトランジスタ群１１の駆動
能力、為周波特性により定まり、一般的には非常に速い
０次にルベルがらＯレベルに変化する立ち下り時定数は
、エミッタに接続された抵抗列１９の各抵抗値Ｒおよび
負荷容量Ｃにより定まるいわゆるＲＣ放電時定数によ秒
定まり、負荷容量Ｃを一定とした場合抵抗値Ｒが小さい
ほど、゛言い換えれにルベルにおいて抵抗を流れる電流
が多いほど立ち下転時定数は小さいと言える。

次に＃Ｉ２０条件に関し、トランジスタ群１１の各ベー
ス、エミッタ間電圧については、ルベルの場合と０レベ
ルの場合とでペース、エミッタ間電圧に太き力差があっ
てはならないが、このペース、エミッタ間電圧ｖｂｏは
次の（１）式で表わされる。

ｖｂｅ　＝ＶＴＨｔｎ　（ｘ　Ｈ／　Ｉ　Ｏ）　　　　
　　（１）ＫＴ　　　　　・ ここで　”ｒＨ／Ｑ’　　熱電圧 ■ｏ：逆方向飽和電流 ＩＩ！、：エミッタ電流 それゆえ、エミッタ電流ＩＦ、を減少すればｖｂｅは減
少するが、ｖｂ８′≠０．９ｖｂ、となるエミッタ電流
を求メルと、Ｖｂ、　”　０．８　Ｖ　　ＶＴＩ！　”
＝　２６　ｍＶ　　と仮定してＷｂ、’＝　ＶＴＩＩＩ
ｎ　（Ｉ　Ｎ／　Ｉ　Ｑ　）　　よりＩ　Ｂ’　生Ｉ　
ｍ／　２２　となる。

つ啼り圧電ツタ電流が１／２２になってもベース。

エミッタ間電圧ｖｂｅは１〇−減少するに留まる。

以上の２条件より、論理レベルＩにおいては立ち下り時
定数が与えられた条件になるように電流を流し、論理レ
ベルＯにおいては殆んど電流を流さないように設定して
も工きツタフォロワ回路は充分に動作する。そこで、エ
ミツタフォロワ用を圧電源２０の電圧ｖＴを論理レベル
０に対応する電圧ｖＬに充分近づけて０レベルにおける
動作電流を減らし、論理レベルＯの状態における消費電
力を減らし、論理レベル１における電流が抵抗列１９の
各抵抗値にで定まるように設定することにより従来使用
されていた電流源を使用したものよりも消費電力を大幅
に削減することができる。

以上の回路構成はエミッタ結合論理回路（ＥＣＬ　）に
おいて従来より使用されてｈるものであるが、この回路
構成を前記実施例のように並列！ＩＡ／Ｄコンバータの
エミツタ７オロワ回路に適用することにより、並列ｍｌ
　Ａ／Ｄコンバータの特性を利用して通常のＥＣＬ回路
よりもはるかに大きな消費電力削減効果を生じさせるこ
とができる〇 すなわち、並列！ｌ　Ａ／Ｄコンバータにおいてはその
分解能をｎとすると、前述したようにマトリックスエン
コーダへの入力数Ｆｉ２個となり、例えば分解能８ビツ
トで２５６個１分解能１０ビツトで１０２４個になるが
、この入力数のうち論理レベルｌを取る本のはただ１つ
で、残りすべての論理レベルが０であるという性質を有
するため、前記実施例では電力を消費する状態が１つで
、残少すべては殆んど電力を消費しないと言って良い。

それゆえ、先に述べたように論理レベル０のトキにトラ
ンジスタ群１１のエミッタ電流を論理レベル１のときの
エミッタ電流の１７２２に設定することにより、この電
流が流れる電源電圧も従来に比べ半分はどＫなるのでこ
の回路で消費する電力は従来に比べて約１１５０程度に
なる本のと考えて良く、大幅な消費電力の削減が図られ
る。

つまシ、従来回路でＦｉ第２図に示したようにエミツタ
７オａワ回路を構成する各トランジスタは定電流源１２
が作動しているため、入力の論理レベルにかかわらず一
定の電流がすべてのトランジスタに流れ、この電流源１
２の電流をＩｏとすると。

ｎ個の入力では電源１８の電圧をＶｌｌとしてｎ　Ｘ　
Ｉ　。

×ｖＩＩｌの電流を消費するのに対し、この実施例では
＃Ｉ３図に示す回路から理解されるように、トランジス
タ群１１の各エミッタを抵抗値Ｒの抵抗を介して共通な
エミッタフォａワ用電圧電１ｔｆ２０に！１続しである
ので、各抵抗を流れる電流は論理出方により大幅に変化
し、先に述べたように論理レベル１のとき流す電流を■
。に設定すると論理レベル０のときの電流は■。／２２
になる０それゆえ、この実施例の回路で消費される電力
は、１つのトランジスタ、だけ■。の大きさの電流が流
れ他のトランクであるので約１１５０の消費電力ですむ
ことになる。

並列＠　Ａ／Ｄコンバータ全体の消費電力に対し。

トランジスタ群１１で構成される工ｔｙタフォロワ回路
の占める消費電力の比率け１ｏ〜２ｏ−であリ、この実
施例ではエミッタフォロワ回路での消費電力が殆んど無
視できるほどの大きさになり、全体の消費電力のｌＯ〜
２０−が削減できることとなる〇 この発明の他の実施例ｔ−１１１１１ｒ５図に示す。す
なわち、この並列戴Ａ／Ｄコンバータは、前記実施例に
。

おけるエミッタフォロワ回路において、外部より接続し
たエミッタフォロワ用電圧電源に替えて、内部にダイオ
ード２１を用いてその端子間電圧をエミッタフォロワ用
電圧電源忙代用したものであり、電源を新たに付加する
のが好ましくない場合に対応できるようにしたものであ
る０ 工ミツタフオロワ回路の出力論理レベルは、論理レベル
１においてダイオード１個分、０においてダイオード２
個分に相当する電圧が通常であるので、この実施例のよ
うにダイオード２個分の端子間電圧をもって前記実施例
の場合のエミッタフォロワ用電圧電源２０と置き換える
ことによシ、先に述ぺたｖＬ＃ｖＴという低消費電力条
件を実現し得る。抵抗２２はダイオード２１に常時一定
の電流を流すためのものでトランジスタ詳１１のすべて
のエミッタ電流の和よりも大きな電ｆｌｌｔ流すような
値に設定する必要がある。

このように構成したため、外部に特別な電源を付加する
ことなく、ダイオード２１をエミッタフォロワ回路内に
付加することにより簡単にエミッタフォロワ用電圧電源
を構成できる。

また、この実施例においては、論理レベル１のときの出
力はグランドよりもダイオード１つ分のシフト電圧に相
当する電圧が発生するので、論理レベル１のときに流れ
る電流Ｉ（、）は抵抗列１９ので完全圧制御しうる。一
方、論理レベル０のときけ、入力論理電圧をダイオード
１個分のシフト電圧よりもより絶対値で大きい電圧にす
ることによりトランジスタはカットオフし、抵抗列１９
には電流が流れず出力゛論理電圧はダイオード２１のシ
フト電圧で定まる電圧にり２ンプされるので１回路設計
が非常に簡単になり実現性の非常に高い回路とすること
ができる◎ 以上のように、この発明の並列１１Ａ／Ｄコンバータは
、アナログ電圧入力段に対し並列接続され段階的レベル
差を付して各自に設定された所定比較基準電圧を入力ア
ナログ電圧と比較して対応する論理出力と相補出力とを
得る複数の比較器からなる比較回路部と、前記比較回路
部の互に隣接し合と、エヤツタフォロワ・回路で入力段
が構成され前記論理回路部からの並列信号を受けて前記
アナログ電圧に対応するデジタル信号に変換するマ）　
ＩＪフックスンコーダとを備え念並列ＩＩ　Ａ／Ｄコン
バー！であって、他の回路部の電源と独立で前記マトリ
ックスエンコーダ入力段のエミッタフォロワ回路の正論
！１Ｌ出力に対応する出力電圧に近いレベルに設定され
たエミッタフォロワ用電圧電源を抵抗を介して前記エミ
ッタフォロワ回路を構成するトランジスタのエミッタに
接続したものであるため、入力の論理レベル１は１個の
入力だけで他のすべての入力の論理レベルはＯであると
いう並列型Ａ／Ｄコンバータの性質を生かして、従来よ
りＥＣＬ回路で用いられているエミッタフォロワ回路の
低電力動作回路を並列型Ａ／Ｄコンバータにおけるマト
リックスエンコーダ入力段を構成するエミッタフォロワ
回路に適用することができ、前記エミッタフォロワ回路
の消費電力を著しく低減し。

並列型Ａ／Ｄコンバータ全体の消費電力を大幅に低減化
することができ、消費電力の大きくなりがち表並列ｆｉ
　Ａ／Ｄコンバータの集積回路化を容易にすることがで
きるなどの効果を有する。

【図面の簡単な説明】

第１図は並列型Ａ／Ｄコンバータの基本回路図、第２図
は第１図に示し九マトリックスエンコーダおよびマトリ
ックスエンコーダ入力段のエミッタフォロワ回路の具体
的回路図、ＪＩＩ３図はこの発明の一実施例を示すエミ
ッタフォロワ回路の回路図。 第４図はマトリックスエンコーダへ入力される各論理状
態における入力電圧を示す説明図、第５図はこの発明の
他の実施例を示すエミッタフォロワ回路の回路図である
０ １・・・比較回路部、１　ｍ　ｍ　１　ｂ　ｅ　１　ｃ
　ｙ　１　ｄ・・・比較器、２・・・入力アナログ信号
、３・・・比較電圧源、４・・・抵抗列、５・・・クロ
ックパルス、６．７・・・論理出力端子、８・・・論理
回路・部、８ａ、８ｂｔ８ｃｔ８ｄ・・・にの回路、９
・・・マトリックスエンコーダ、１０・・・出力バッフ
ァ、１１，１３．１４・・・トランジスタ群、１５・・
・負荷抵抗、１９・・・抵抗列、２０・・・エミッタフ
ォロワ用電圧電源、２１・・・ダイオード 第１図 第２図 −“計１ ＶＬＶ７ ＶＴＩ Ｖｏ４ｒｌ！Ｊ

Claims (2)

【特許請求の範囲】
1. （１）　　アナログ電圧入力段に対し並列接続され段階
   的レベル差を付して各自に設定された所定比較基準電圧
   を入力アナログ電圧と比較して対応する論理出力と相補
   出力とを得る複数の比較器からなる比較回路部と、前記
   比較回路部の互に＠接し合う比較器の対に対応させて並
   列接続され一方の比較器の論理出力と他方の比較器の相
   補出力から信号を得る論理回路部と、エミッタフォロワ
   回路で入力段が構成され前記論理回路部からの並列信号
   を受けて前記アナログ電圧に対応するデジタル信号に変
   換するマトリックスエンコーダとを備えた並列型Ａ／Ｄ
   コンバータであって、他の回路部の電源と独立で前記マ
   トリックスエンコーダ入力段のエミッタフォロワ回路の
   正論理り出力に対応する出力電圧に近いレベルに設定さ
   れたエミッタフォロツ用電圧電源を抵抗を介して前記エ
   ミッタフォロワ回路を構成するトランジスタに接続した
   並列型Ａ／Ｄコンバータ。
2. （２）曲記エミッタ７オロワ用電圧電源は、前記エミッ
   タフォロワ回路内に接続したダイオードの端子間電圧に
   より供給するようＫしたものである特許請求の範囲第（
   １）項記載の並列型Ａ／Ｄコンバータ。