JPH04154277A - 水平同期信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン信号の水平同期信号発生回路に関
し、特にＶＴＲ装置のサーボ制御回路に内蔵し、特殊再
生時の疑似垂直同期信号に水平同期信号を重畳する目的
に好適な水平同期信号発生回路に関する。

〔従来の技術〕

従来の水平同期信号発生回路はテレビジョン受像機に用
いられるＡＦＣ（自動周波数制御）回路が代表的なもの
である。この原理は複合同期信号を微分した信号と、水
平同期信号発生回路の出方とを位相比較し、比較結果の
積分値で水平同期信号発生回路の周波数を調整するとい
うものである複合同期信号にはインパルス状の雑音が大
量に含まれているため、積分によりノイズを吸収すると
ともに、位相ロックループ構成とすることで雑音によっ
て同期が外れることを防ぐようになっている。

ＡＦＣ回路は積分回路２位相弁別回路２発振回路などの
アナログ回路で構成されており、集積化には適していな
い。

一方ＶＴＲのサーボ制御回路に水平同期信号発生回路を
内蔵する場合があり、テレビジョン受像機に用いられて
いるものと同様のものが使用されている。ＶＴＲの応用
では垂直同期信号は重要な役割りを果たすが、水平同期
信号は特殊再生（スローモーションなど）のときに補助
的に用いられるだけである。すなわちビデオテープのテ
ープ送り速度を標準再生時と異なる速度にしたとき、テ
レビジョン受像機の同期が乱れないようにするためＶＴ
Ｒのサーボ制御回路から疑似同期信号を出力する場合に
のみ用いられる。この応用では水平同期信号は疑似垂直
同期信号の期間（垂直同期信号の後、数ライン）でのみ
出力すればよいのでＡＦＣ回路のように常に水平同期信
号の同期がとれている回路を使用するのは過剰な仕様で
あり無駄である。近年ＶＴＲのサーボ制御回路はテイジ
タル化、ｌチップ化の傾向にある。ディジタル集積回路
にＡＦＣ回路のようなアナログ回路を内蔵するのは技術
的な困難を伴うし、集積度が低下しチップサイズが増大
するため価格が上昇してしまう。

〔発明が解決しようとする課題〕

従来の水平同期信号発生回路は入力複合同期信号に常に
同期させるために積分回路１位相弁別回路など多くのア
ナログ回路を組み合せた構成となっていた。従ってＶＴ
Ｒのサーボ制御回路に内蔵し、集積化しようとすると、
技術的に困難、チップサイズが増大するなどの問題があ
った。

〔課題を解決するための手段〕

本発明のテレビジョン信号の水平同期信号発生回路は、
複合同期信号を入力して所定時間遅延した垂直同期信号
を出力する垂直同期信号分離回路と、水平同期信号を発
生するタイマ回路と、垂直同期信号の前縁または後縁を
検出するエツジ検出回路と、タイマ回路を初期化する初
期化回路とを備えている。

複合同期信号から垂直同期信号を分離し、分離後の垂直
同期信号に水平同期信号発生回路を同期化させる。複合
同期信号に含まれるインパルス状の雑音は垂直同期信号
分離回路で除去されるため、水平同期信号発生回路は単
純なタイマ回路とし垂直同期信号でタイマ回路を初期化
する方法で水平同期信号を同期化させる。タイマ回路は
集積化に適しており、ＶＴＲのサーボ制御回路に容易に
内蔵することができる。また垂直同期信号分離回路など
、ＶＴＲのサーボ制御回路に既に内蔵している回路を活
用して構成するので、水平同期信号発生回路を小規模の
ハードウェアで構成できる。

〔実施例〕

以下、図面により本発明を詳述する。

第１図は本発明の１実施例のブロック図である。

テレビジョン方式はＮＴＳＣ方式とする。複合同期信号
１は複合同期信号を入力する信号線である。

垂直同期信号分離回路２は複合同期信号から１５［μＳ
］遅延した垂直同期信号を作成し垂直同期信号線３に出
力する。垂直同期信号線３は垂直同期信号を伝送する。

エツジ検出回路４は垂直同期信号の立上がりエツジを検
出して同期化パルスを作成し、同期化パルス信号線５に
出力する。同期化パルス信号線５は、同期化パルスを伝
送する。

初期化回路６は同期化パルスが入来した時刻にタイマ回
路７をカウント値「３０」の状態に初期化する。ここで
［３０Ｊは垂直同期信号分離回路２の遅延時間１５［μ
Ｓ］を、タイマ回路７のカウントクロック周期０．５［
μＳ］で除した値である。

タイマ回路７は周期０．５０μＳ］のカウントクロック
をアップカウントし、カウント値がｒｌ　２６Ｊになる
と自身を「０」にクリアするとともに水平同期信号を水
平同期信号線８に出力する。タイマ回路７はカウントク
ロック発生回路と７ビツトのカウンタ回路で構成してお
り、１２７以下の任意のカウント値に初期化できる。水
平同期信号線８は水平同期信号を出力する信号線である
。

次に第２図のタイミング図を参照して動作を説明する。

第２図は垂直同期信号より前の水平同期信号の同期がず
れている場合の例である。

垂直同期信号より前の期間ではタイマ回路７は周期０．
５［μＳコのカウントクロックを「０」からｒ１２６Ｊ
までカウントし「０」のときに水平同期信号を出力して
いる。従って水平同期信号線８には（１２６−０＋１）
　Ｘｏ、５＝６３．５　［μＳコ＝ＩＨ（Ｈ：水平掃引
時間）ごとにパルス信号を出力している。このパルス信
号は、一般的には複合同期信号に同期していない（偶然
同期していることはあり得る）。複合同期信号が垂直同
期信号の期間になると、垂直同期信号分離回路２は複合
同期信号から１５［μＳコ遅延した垂直同期信号を生成
し、垂直同期信号線８に出力する。エツジ検出回路８は
垂直同期信号の前縁の時刻に同期化パルスを発生し、同
期化パルス信号線５に出力する。

従って複合同期信号の垂直同期パルスの前縁からｔｌ＝
１５［μＳコだけ遅延した時刻に、タイマ回路７をカウ
ント値「３０」に初期化する。タイマ回路７はこの後ｔ
２＝　（１２６−３０＋１）Ｘｏ、５＝４８．５［μＳ
コだけカウントしたところでカウント値がｒｌ　２６Ｊ
となるので、水平同期信号線８にパルスＰ１を出力する
。従ってパルスＰ１を出力する時刻は、複合同期信号の
垂直同期パルスの前縁からｔ　１＋ｔ　２＝１５＋４８
．５＝６３．５　ＣμＳコ＝ＩＨの時刻である。従って
パルスＰ１は複合同期信号の水平同期パルス（２つめの
切り込みパルス）に同期している。複合同期信号にはイ
ンパルス状の雑音が大量に含まれているが垂直同期信号
分離回路２で除去されるので、水平同期信号を発生する
タイマ回路７は従来例のように雑音で同期が乱れにくい
回路構成にする必要はない。パルスＰ１の後６３．５［
μＳ］＝ＬＨごとにパルスＰ２．Ｐ３゜Ｐ４．・・・を
順次水平同期信号線８に出力する。パルスＰ１が複合同
期信号の水平同期パルスに同期しているから、パルスＰ
２．Ｐ３．・・・も水平同期パルスに同期しており、正
しい水平同期信号を出力することができる。

ここで、タイマ回路７の初期化を垂直同期信号の前縁で
のみ行っているため、複合同期信号の周波数に誤差があ
る場合は、垂直同期信号から遠く離れた時刻では水平同
期信号の同期がずれるが問題ない。なぜならばＶＴＲの
サーボ制御回路で水平同期信号を使用するのは疑似垂直
同期信号を出力するときだけで、疑似垂直同期信号は垂
直同期信号の後数Ｈ（Ｈ：水平掃引時間）しか出力しな
いからである。たとえば複合同期信号の周波数が１［％
コずれている場合で、疑似垂直同期信号を６Ｈだけ出力
するとすれば、６Ｈの間に水平同期信号の同期が１［％
］　Ｘ６＝６　［％］ずれるだけであり、テレビジョン
受像機の同期を乱すほどのずれではない。

以上述べたように、本実施例で水平同期信号を発生する
ことができる。なお、本実施例は水平同期信号発生回路
だけを説明したが、実際には本実施例の回路をＶＴＲの
サーボ制御回路に内蔵するので、極めて小規模のハード
ウェアで水平同期信号発生回路を構成できる。すなわち
第１図において、垂直同期信号発生回路２はサーボ制御
回路にもともと内蔵しており、新たに内蔵する必要はな
い。また、タイマ回路７は周期０．５［μＳ］のカウン
トクロック発生回路と７ビツト力ウンタ回路で構成して
いるが、カウントクｏ　ツクをサーボ制御回路の動作り
ｐラフと兼用するようにすれば７ビツト力ウンタ回路だ
けで構成できる。（実際サーボ制御回路の動作クロック
は０．５［μＳ］程度のものが多用されている。）初期
化回路６゜エツジ検出回路４はともに簡単な論理回路で
ある。

結局、本実施例の回路をＶＴＲのサーボ制御回路に内蔵
するには、７ビツトカウンタと小規模の論理回路を内蔵
すればよい。これらの回路は規模が小さいだけでなく、
時定数回路のようなアナジグ要素を含んでいないため、
サーボ制御回路とともに集積化し、小型、安価に実現で
きる。

ＮＴＳＣ方式のテレビジョン信号では最初のフィールド
では垂直同期信号の前縁が水平同期信号に同期している
が、次のフィールドでは垂直同期信号の前縁は水平同期
信号ではなく、水平同期信号の等価パルスに同期してい
る。従ってフィールＦによらず水平同期信号が厳密に同
期している必要がある場合は第１の実施例では不十分で
ありこの点を改良したものを第２の実施例と示す。

第３図は木簡２の実施例のブロック図である。

複合同期信号線１．垂直同期信号分離回路２゜垂直同期
信号線３．エツジ検出回路４．同期化パルス信号線５．
タイマ回路７．水平同期信号線８の各要素は第１の実施
例と同じである。

フィールド判定回路１０１は複合同期信号のフィールド
を判定し、判定結果が最初のフィールドであればロウレ
ベル、次のフィールドであればハイレベルをフィールド
信号線１０２に出力するフィールド信号線１０２はフィ
ールド判定結果を伝送する。

初期化回路１０３は、選択回路１０４を含むブロックで
、同期化パルスによりタイマ回路７をカウント値「３０
」又は「９４」に初期化する。ここで「３０」は第１の
実施例と同じ方法で計算した値である。「９４」は垂直
同期信号分離回路の遅延時間１５［μＳ］に水平同期信
号の周期の２の時間３１．８［μｓコを加算した時間４
６．８［μＳＥを、タイマ回路７０カウントクロツクｏ
、ｓ１μＳＦで除した値である。

選択回路１０４はタイマ回路７を初期化する値を選択す
る回路で、フィールド信号線１０２がロウレベルのとき
は定数「３０」を選択し、ハイレベルのときは定数「９
４」を選択する。

次に動作を説明する。

複合同期信号が最初のフィールドのときは、フィールド
判定回路１０１は、フィールド信号線１０２にロウレベ
ルを出力する。従って、選択回路１０４は定数「３０」
を選択しているので第１の実施例と同じ動作となる。す
なわち垂直同期信号の前縁時刻にタイマ回路７をカウン
ト値「３０」に初期化することにより水平同期信号を同
期化する。

複合同期信号が次のフィールドのときの動作を、第４図
のタイミング図により説明する。

フィールド判定回路１０１はフィールド信号線１０２に
ハイレベルを出力する。複合同期信号の垂直同期パルス
の前縁からｔｌ＝１５［μＳ］だけ遅延した時刻に同期
化パルスが発生し、このときフィールド信号線１０２が
ハイレベルであるためタイマ回路７をカウント値「９４
」に初期化するタイマ回路７はこの後ｔ２＝　（１２６
−９４＋１）ＸＱ、５＝１６．５［μＳコだけカウント
したところでカウント値がｒ１２６Ｊとなるので、水平
同期信号線８にパルスＰ１を出力する。従ってパルスＰ
１を出力する時刻は、複合同期信号の垂直同期パルスの
前縁からｔ　１−！−ｔ　２＝１５＋１６．５＝３１．
５　［μＳ］＝ｙ２Ｈの時刻である。従ってパルスＰ１
は複合同期信号の水平同期パルス（１つめの切り込みパ
ルス）に同期している。第１の実施例と同様に、パルス
Ｐ２．Ｐ３．・・・も水平同期パルスに同期している。

本実施例では、フィールドによらず正しく同期した水平
同期信号を得ることができる利点がある。

フィールド判定回路１０１は多くの場合ＶＴＲのサーボ
制御回路に既に内蔵されているから、第１の実施例に比
べると初期化回路６を初期化回路１０３に変更するだけ
で本実施例が実現できる。

〔発明の効果〕

以上説明したように本発明はＶＴＲのサーボ制御回路に
内蔵するハードウェアを有効利用して水平同期信号発生
回路を構成するので小規模なハードウェアの追加で実現
できる。また追加ハードウェアは集積化に適しており、
水平同期信号発生回路を小形、安価に実現できる。

【図面の簡単な説明】

第１図は本発明の第１実旌例のブロック図、第２図は本
発明の第１実施例の動作タイミング図、第３図は本発明
の第２実施例のブロック図、第４図は本発明の第２実施
例の動作タイミング図である。 １・・・・・・複合同期信号線、２・・・・・・垂直同
期信号分離回路、３・・・・・・垂直同期信号線、４・
・・・・・エツジ検出回路、５・・・・・・同期化パル
ス信号線、６・・・・・・初期化回路、７・・・・・・
タイマ回路、訃・・・・・水平同期信号線、１０１・・
・・・・フィールド判定回路、１０２・・・・・・フィ
ールド信号線、１０３・・・・・・初期化回路、１０４
・・・・・・選択回路。 代理人　弁理士　　内　原　　　晋

Claims (2)

【特許請求の範囲】
1. （１）テレビジョン信号の複合同期信号を入力とし前記
   複合同期信号に対し所定時間遅延した垂直同期信号を出
   力する垂直同期信号分離回路と、水平同期信号の同期と
   同一の周期のパルス信号を発生するタイマ回路と、前記
   垂直同期信号の前縁又は後縁を検出し、同期化パルスを
   出力するエッジ検出回路と、前記同期化パルスの入力に
   より前記タイマ回路を前記所定時間から定まる特定値に
   初期化する初期化回路とを含むテレビジョン信号の水平
   同期信号発生回路。
2. （２）前記複合同期信号の最初のフィールドと次のフィ
   ールドとを判定するフィールド判定回路をさらに備え、
   前記初期化回路は、前記所定時間に比例する第１の特定
   値と、前記所定時間に前記水平同期信号の周期の２分の
   １の時間を加算した時間に比例する第２の特定値とのい
   ずれか一方を、前記特定値として、前記フィールド判定
   回路の判定結果に応じて選択する選択回路を含むことを
   特徴とする請求項１のテレビジョン信号の水平同期信号
   発生回路。