JPH04153852A - 記憶装置の試験方式 - Google Patents
記憶装置の試験方式Info
- Publication number
- JPH04153852A JPH04153852A JP2280045A JP28004590A JPH04153852A JP H04153852 A JPH04153852 A JP H04153852A JP 2280045 A JP2280045 A JP 2280045A JP 28004590 A JP28004590 A JP 28004590A JP H04153852 A JPH04153852 A JP H04153852A
- Authority
- JP
- Japan
- Prior art keywords
- test
- storage device
- test program
- tester
- function circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 112
- 238000010998 test method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、コンピュータシステムに接続するたとえば
磁気ディスク装置などの記憶装置の試験方式に関し、 テストプログラムを格納するフレキシブルディスク装置
やハードディスク装置などのテストプログラム記憶装置
がない、簡単なテスターを用いて記憶装置の試験を行う
ことができるようにすることを目的とし、 被試験記憶装置と、テスターと、被試験記憶装置の記憶
媒体の一部にテストプログラムを書き込むテストプログ
ラム書込装置とを用意し、前記テスターは、テストプロ
グラムに従って被試験記憶装置を試験する試験機能回路
と、試験機能回路に被試験記憶装置を接続するためのイ
ンターフェースと、前記記憶媒体の一部に書き込まれた
テストプログラムを試験機能回路にロードするためのＭ
ＰＵおよび初期起動用ＲＯＭとで構成され、前記テスト
プログラム書込装置は、テストプログラムを前記記憶媒
体の一部に書き込む書込機能回路と。
磁気ディスク装置などの記憶装置の試験方式に関し、 テストプログラムを格納するフレキシブルディスク装置
やハードディスク装置などのテストプログラム記憶装置
がない、簡単なテスターを用いて記憶装置の試験を行う
ことができるようにすることを目的とし、 被試験記憶装置と、テスターと、被試験記憶装置の記憶
媒体の一部にテストプログラムを書き込むテストプログ
ラム書込装置とを用意し、前記テスターは、テストプロ
グラムに従って被試験記憶装置を試験する試験機能回路
と、試験機能回路に被試験記憶装置を接続するためのイ
ンターフェースと、前記記憶媒体の一部に書き込まれた
テストプログラムを試験機能回路にロードするためのＭ
ＰＵおよび初期起動用ＲＯＭとで構成され、前記テスト
プログラム書込装置は、テストプログラムを前記記憶媒
体の一部に書き込む書込機能回路と。
書込機能回路に被試験記憶装置を接続するためのインタ
ーフェースと、書込機能回路にインターフェースを介し
て接続したテストプログラム記憶装置と、このテストプ
ログラム記憶装置に書き込まれたテストプログラムを書
込機能回路にロードするためのＭＰＵおよび初期起動用
ＲＯＭとで構成され、前記テストプログラム書込装置に
よって被試験記憶装置の記憶媒体の一部にテストプログ
ラムを書き込み、この被試験記憶装置を前記テスターに
接続してテストプログラムをテスターにロードさせて、
このテストプログラムに従って被試験記憶装置の試験を
行うようにしたことを特徴とするものである。
ーフェースと、書込機能回路にインターフェースを介し
て接続したテストプログラム記憶装置と、このテストプ
ログラム記憶装置に書き込まれたテストプログラムを書
込機能回路にロードするためのＭＰＵおよび初期起動用
ＲＯＭとで構成され、前記テストプログラム書込装置に
よって被試験記憶装置の記憶媒体の一部にテストプログ
ラムを書き込み、この被試験記憶装置を前記テスターに
接続してテストプログラムをテスターにロードさせて、
このテストプログラムに従って被試験記憶装置の試験を
行うようにしたことを特徴とするものである。
この発明は、コンピュータシステムに接続するたとえば
磁気ディスク装置などの記憶装置の試験方式に関するも
のである。
磁気ディスク装置などの記憶装置の試験方式に関するも
のである。
〔従来の技術］
従来、コンピュータシステムに接続する外部記憶装置で
ある磁気ディスク装置の試験においては、磁気ディスク
装置の試験専用の試験器によって試験が行われるのが一
般的であった。
ある磁気ディスク装置の試験においては、磁気ディスク
装置の試験専用の試験器によって試験が行われるのが一
般的であった。
第４図はその従来の記憶装置の試験器４のブロック図で
あり、４ａは後述するテストプログラムに従って被試験
記憶装置（１）を試験する試験機能回路で、これにイン
ターフェース４ｂを介して被試験記憶装置１が接続され
る。また、この試験機能回路４ａにインターフェース４
ｃを介してテストプログラムを格納したテストプログラ
ム記憶装置４ｄが接続されている。このテストプログラ
ム記憶袋Ｗ４ｄは、具体的にはフレキシブルディスク装
置やハードディスク装置などである。さらに、前記試験
機能回路４ａに前記テストプログラム記憶装置４ｄに格
納されたテストプログラムを試験機能回路４ａにロード
するためのＭＰＵ４ｅおよび初期起動用ＲＯＭ４ ｆが
接続されている。
あり、４ａは後述するテストプログラムに従って被試験
記憶装置（１）を試験する試験機能回路で、これにイン
ターフェース４ｂを介して被試験記憶装置１が接続され
る。また、この試験機能回路４ａにインターフェース４
ｃを介してテストプログラムを格納したテストプログラ
ム記憶装置４ｄが接続されている。このテストプログラ
ム記憶袋Ｗ４ｄは、具体的にはフレキシブルディスク装
置やハードディスク装置などである。さらに、前記試験
機能回路４ａに前記テストプログラム記憶装置４ｄに格
納されたテストプログラムを試験機能回路４ａにロード
するためのＭＰＵ４ｅおよび初期起動用ＲＯＭ４ ｆが
接続されている。
そして、前記ＭＰＵ４ ｅおよび初期起動用ＲＯＭ４ｆ
によって、前記テストプログラム記憶装置４ｄに格納さ
れたテストプログラムを試験機能回路４ａにロードし、
このテストプログラムに従って被試験記憶装置ｌが試験
される。
によって、前記テストプログラム記憶装置４ｄに格納さ
れたテストプログラムを試験機能回路４ａにロードし、
このテストプログラムに従って被試験記憶装置ｌが試験
される。
［発明が解決しようとする課題］
ところが、昨今の磁気ディスク装置は、これに記憶され
る情報の高密度、高容量を実現しながら小型化を図り、
磁気ディスク装置自体の外形寸法は小さくなっている。
る情報の高密度、高容量を実現しながら小型化を図り、
磁気ディスク装置自体の外形寸法は小さくなっている。
それに従ってこの磁気ディスク装置を試験する試験器（
テスター）も小型化が求められている。
テスター）も小型化が求められている。
また、磁気ディスク装置の低価格化も進み、それに従っ
てこの磁気ディスク装置の試験設備すなわち試験器の低
価格化が求められている。
てこの磁気ディスク装置の試験設備すなわち試験器の低
価格化が求められている。
このような情勢の中では、第４図に示すような従来の試
験器４では、テストプログラムを格納するための、フレ
キシブルディスク装置やハードディスク装置などのテス
トプログラム記憶装置４ｄが用いられているので、試験
器４が大型化すると共に高価となる。
験器４では、テストプログラムを格納するための、フレ
キシブルディスク装置やハードディスク装置などのテス
トプログラム記憶装置４ｄが用いられているので、試験
器４が大型化すると共に高価となる。
そしてまた、磁気ディスク装置の小型化、低価格化を実
現するため、大量生産される磁気ディスり装置の試験ラ
インを実現する必要から、安価で小さな試験器４を数多
く設置しなければならない。
現するため、大量生産される磁気ディスり装置の試験ラ
インを実現する必要から、安価で小さな試験器４を数多
く設置しなければならない。
このように、試験器４の台数が非常に多くなると、テス
ト内容の変更に伴うテスタープログラムの版数管理も、
全ての試験器４のテストプログラム記憶装置４ｄごとに
新しいテストプログラムを提供する必要があり、大変工
数のかかる作業となる。たとえば試験器が３０台もある
現場では、全部の試験器のテストプログラムを更新する
ような場合、大変工数のかかる作業となる。
ト内容の変更に伴うテスタープログラムの版数管理も、
全ての試験器４のテストプログラム記憶装置４ｄごとに
新しいテストプログラムを提供する必要があり、大変工
数のかかる作業となる。たとえば試験器が３０台もある
現場では、全部の試験器のテストプログラムを更新する
ような場合、大変工数のかかる作業となる。
また、この試験器の運用においても、テストプログラム
の版数管理がずさんになり易い傾向がある。
の版数管理がずさんになり易い傾向がある。
この発明は、このような従来の課題を解消するために行
ったものであって、テストプログラムを格納するフレキ
シブルディスク装置やハードディスク装置などのテスト
プログラム記憶装置がない、簡単なテスターを用いて記
憶装置の試験を行うことができるようにすることを目的
とするものである。
ったものであって、テストプログラムを格納するフレキ
シブルディスク装置やハードディスク装置などのテスト
プログラム記憶装置がない、簡単なテスターを用いて記
憶装置の試験を行うことができるようにすることを目的
とするものである。
この発明は、前記のような課題を解決するため、被試験
記憶装置１と、テスター２と、被試験記憶装置の記憶媒
体の一部１ａにテストプログラムを書き込むテストプロ
グラム書込装置３とを用意し、前記テスター２は、テス
トプログラムに従って被試験記憶装置１を試験する試験
機能回路２ａと。
記憶装置１と、テスター２と、被試験記憶装置の記憶媒
体の一部１ａにテストプログラムを書き込むテストプロ
グラム書込装置３とを用意し、前記テスター２は、テス
トプログラムに従って被試験記憶装置１を試験する試験
機能回路２ａと。
試験機能回路２ａに被試験記憶装置１を接続するための
インターフェース２ｂと、前記記憶媒体の一部１ａに書
き込まれたテストプログラムを試験機能回路２ａにロー
ドするためのＭＰＵ２ｃおよび初期起動用ＲＯＭ２ｄと
で構成され、前記テストプログラム書込装置３は、テス
トプログラムを前記記憶媒体の一部１ａに書き込む書込
機能回路３ａと、書込機能回路３ａに被試験記憶装置１
を接続するためのインターフェース３ｂと、書込機能回
路３ａにインターフェース３ｃを介して接続したテスト
プログラム記憶装置３ｄとこのテストプログラム記憶装
置３ｄに書き込まれたテストプログラムを書込機能回路
３ａにロードするためのＭＰＵ３ ｅおよび初期起動用
ＲＯＭ３ｆとで構成され、 前記テストプログラム書込装置３によって被試験記憶装
置１の記憶媒体の一部１ａにテストプログラムを書き込
み、 この被試験記憶装置ｌを前記テスター２に接続してテス
トプログラムをテスター２にロードさせて、このテスト
プログラムに従って被試験記憶装置１の試験を行うよう
にしたことを特徴とする記憶装置の試験方式としたもの
である。
インターフェース２ｂと、前記記憶媒体の一部１ａに書
き込まれたテストプログラムを試験機能回路２ａにロー
ドするためのＭＰＵ２ｃおよび初期起動用ＲＯＭ２ｄと
で構成され、前記テストプログラム書込装置３は、テス
トプログラムを前記記憶媒体の一部１ａに書き込む書込
機能回路３ａと、書込機能回路３ａに被試験記憶装置１
を接続するためのインターフェース３ｂと、書込機能回
路３ａにインターフェース３ｃを介して接続したテスト
プログラム記憶装置３ｄとこのテストプログラム記憶装
置３ｄに書き込まれたテストプログラムを書込機能回路
３ａにロードするためのＭＰＵ３ ｅおよび初期起動用
ＲＯＭ３ｆとで構成され、 前記テストプログラム書込装置３によって被試験記憶装
置１の記憶媒体の一部１ａにテストプログラムを書き込
み、 この被試験記憶装置ｌを前記テスター２に接続してテス
トプログラムをテスター２にロードさせて、このテスト
プログラムに従って被試験記憶装置１の試験を行うよう
にしたことを特徴とする記憶装置の試験方式としたもの
である。
〔作用］
この発明のような記憶装置の試験方式によると、先ず、
テストプログラム書込装置３によって被試験記憶装置１
の記憶媒体の一部１ａにテストプログラムＰを書き込む
。
テストプログラム書込装置３によって被試験記憶装置１
の記憶媒体の一部１ａにテストプログラムＰを書き込む
。
次ぎに、記憶媒体の一部１ａにテストプログラムＰが書
き込まれた被試験記憶装置１を、テスター２に接続し、
被試験記憶装置１の記憶媒体の一部１ａに書き込まれた
テストプログラムＰを前記テスター２にロードさせる。
き込まれた被試験記憶装置１を、テスター２に接続し、
被試験記憶装置１の記憶媒体の一部１ａに書き込まれた
テストプログラムＰを前記テスター２にロードさせる。
そして、このテスター２にロードされたテストプログラ
ムＰに従って被試験記憶装置１の試験を行う。
ムＰに従って被試験記憶装置１の試験を行う。
以下、この発明の記憶装置の試験方式の実施例を第１図
乃至浮筒３図に従って詳細に説明する。
乃至浮筒３図に従って詳細に説明する。
第１図はこの発明で使用するテスターのブロック図、第
２図はこの発明で使用するテストプログラム書込装置の
ブロック図、第３図はこの発明において記憶装置の試験
を行う手順を示す図であり、これらの図において、１は
被試験記憶装置、２はこの発明で使用するテスターで、
このテスターは、後述するテストプログラムに従って被
試験記憶装置１を試験する試験機能回路２ａと、この試
験機能回路２ａに被試験記憶装置１を接続するためのイ
ンターフェース２ｂと、被試験記憶装置１の記憶媒体の
一部１ａに書き込まれたテストプログラムＰを試験機能
回路２ａにロードするためのＭＰＵ２ｃおよび初期起動
用ＲＯＭ２ ｄとで構成されている。
２図はこの発明で使用するテストプログラム書込装置の
ブロック図、第３図はこの発明において記憶装置の試験
を行う手順を示す図であり、これらの図において、１は
被試験記憶装置、２はこの発明で使用するテスターで、
このテスターは、後述するテストプログラムに従って被
試験記憶装置１を試験する試験機能回路２ａと、この試
験機能回路２ａに被試験記憶装置１を接続するためのイ
ンターフェース２ｂと、被試験記憶装置１の記憶媒体の
一部１ａに書き込まれたテストプログラムＰを試験機能
回路２ａにロードするためのＭＰＵ２ｃおよび初期起動
用ＲＯＭ２ ｄとで構成されている。
３はテストプログラム書込装置で、このテストプログラ
ム書込装置は、後述するテストプログラムを前記記憶媒
体の一部１ａに書き込む書込機能回路３ａと、二〇書込
機能回路３ａに被試験記憶装置１を接続するためのイン
ターフェース３ｂと、書込機能回路３ａにインターフェ
ース３ｃを介して接続したフレキシブルディスク装置や
ハードディスク装置などのテストプログラム記憶装置３
ｄと、このテストプログラム記憶装置３ｄに書き込まれ
たテストプログラムＰを書込機能回路３ａにロードする
ためのＭＰＵ３ｅおよび初期起動用ＲＯＭ３ ｆとで構
成されている。
ム書込装置は、後述するテストプログラムを前記記憶媒
体の一部１ａに書き込む書込機能回路３ａと、二〇書込
機能回路３ａに被試験記憶装置１を接続するためのイン
ターフェース３ｂと、書込機能回路３ａにインターフェ
ース３ｃを介して接続したフレキシブルディスク装置や
ハードディスク装置などのテストプログラム記憶装置３
ｄと、このテストプログラム記憶装置３ｄに書き込まれ
たテストプログラムＰを書込機能回路３ａにロードする
ためのＭＰＵ３ｅおよび初期起動用ＲＯＭ３ ｆとで構
成されている。
次ぎに、前記のようなテスター２およびテストプログラ
ム書込装置３を用いて、被試験記憶装置１を試験する手
順を第３図に従って説明する。
ム書込装置３を用いて、被試験記憶装置１を試験する手
順を第３図に従って説明する。
先ず、（］）に示すように、テストプログラム書込装置
３の書込機能回路３ａに、ＭＰＵ３ｅおよび初期起動用
ＲＯＭ３ ｆによってロードされた、テストプログラム
記憶装置３ｄに格納されたテストプログラムＰを、被試
験記憶装置１の記憶媒体の一部１ａに書き込む。また、
この時、被試験記憶装置１の固有情報や装置番号なども
書き込む。
３の書込機能回路３ａに、ＭＰＵ３ｅおよび初期起動用
ＲＯＭ３ ｆによってロードされた、テストプログラム
記憶装置３ｄに格納されたテストプログラムＰを、被試
験記憶装置１の記憶媒体の一部１ａに書き込む。また、
この時、被試験記憶装置１の固有情報や装置番号なども
書き込む。
次ぎに、（２）に示すように、記憶媒体の一部１ａにテ
ストプログラムＰが書き込まれた被試験記憶装置１を、
テスター２に接続し、被試験記憶装置１の記憶媒体の一
部１ａに書き込まれたテストプログラムＰを、前記テス
ター２の試験機能回路２ａに、ＭＰＵ２ｃおよび初期起
動用ＲＯＭ２ｄによってロードさせる。
ストプログラムＰが書き込まれた被試験記憶装置１を、
テスター２に接続し、被試験記憶装置１の記憶媒体の一
部１ａに書き込まれたテストプログラムＰを、前記テス
ター２の試験機能回路２ａに、ＭＰＵ２ｃおよび初期起
動用ＲＯＭ２ｄによってロードさせる。
そして、（３）に示すように、このテスター２の試験機
能回路２ａにロードされたテストプログラムＰに従って
被試験記憶装置１の試験を行う。
能回路２ａにロードされたテストプログラムＰに従って
被試験記憶装置１の試験を行う。
なお、前記被試験記憶装置１の記憶媒体の一部１ａに書
き込んだテストプログラムＰを、前記テスター２にロー
ドさせた後には、これを消去してもよく、または、前記
テストプログラムＰは、記憶装置の記憶媒体に記憶され
た情報を読み出す通常の手段ではそれを行うことができ
ないように、記憶媒体のアクセス禁止領域に書き込んで
おいてもよい。
き込んだテストプログラムＰを、前記テスター２にロー
ドさせた後には、これを消去してもよく、または、前記
テストプログラムＰは、記憶装置の記憶媒体に記憶され
た情報を読み出す通常の手段ではそれを行うことができ
ないように、記憶媒体のアクセス禁止領域に書き込んで
おいてもよい。
また、被試験記憶装置としては、磁気ディスク装置、磁
気テープ装置などに適用することができる。
気テープ装置などに適用することができる。
この発明は、以上説明したような記憶装置の試験方式と
したので、この発明で用いるテスターは、従来の試験機
のような、試験機能回路にインターフェースを介して接
続するテストプログラム記憶装置が不要となり、このテ
ストプログラム記憶装置はフレキシブルディスク装置ま
たはハードディスク装置などであり、このような装置が
不要となるので、小型化およびコストダウンを図ること
ができる。
したので、この発明で用いるテスターは、従来の試験機
のような、試験機能回路にインターフェースを介して接
続するテストプログラム記憶装置が不要となり、このテ
ストプログラム記憶装置はフレキシブルディスク装置ま
たはハードディスク装置などであり、このような装置が
不要となるので、小型化およびコストダウンを図ること
ができる。
また、この発明で用いるテスターは、テストプログラム
記憶装置を有しておらず、テスト内容を変更する場合は
、テストプログラム書込装置のテストプログラムの内容
のみを変更し、この変更されたテストプログラムに従っ
て、被試験記憶装置の記憶媒体の一部にテストプログラ
ムを書き込んでおけばよく、テスト内容を変更する場合
に、従来のように多数の試験機のテストプログラムの内
容を変更しなければならない、といった煩わしさがなく
なる。ちなみに、テストプログラム書込装置による被試
験記憶装置の記憶媒体の一部へのテストプログラムの書
き込みは、短時間で終わるものである。
記憶装置を有しておらず、テスト内容を変更する場合は
、テストプログラム書込装置のテストプログラムの内容
のみを変更し、この変更されたテストプログラムに従っ
て、被試験記憶装置の記憶媒体の一部にテストプログラ
ムを書き込んでおけばよく、テスト内容を変更する場合
に、従来のように多数の試験機のテストプログラムの内
容を変更しなければならない、といった煩わしさがなく
なる。ちなみに、テストプログラム書込装置による被試
験記憶装置の記憶媒体の一部へのテストプログラムの書
き込みは、短時間で終わるものである。
また、この発明で用いるテスターが、同業他社に渡って
も、このテスターにはテストプログラム記憶装置が搭載
されていないので、テスト内容の秘密が保持できる。
も、このテスターにはテストプログラム記憶装置が搭載
されていないので、テスト内容の秘密が保持できる。
また、テストプログラム書込装置によって被試験記憶装
置の記憶媒体の一部に書き込んだテストプログラムは、
この試験が終了した後に消去するか、記憶媒体の一部の
アクセスの禁止領域に書き込んでおくことにより、テス
ト内容の秘密が保持できるなどの多くの利点がある。
置の記憶媒体の一部に書き込んだテストプログラムは、
この試験が終了した後に消去するか、記憶媒体の一部の
アクセスの禁止領域に書き込んでおくことにより、テス
ト内容の秘密が保持できるなどの多くの利点がある。
第１図はこの発明で使用するテスターのブロック図、第
２図はこの発明で使用するテストプログラム書込装置の
ブロック図、第３図はこの発明において記憶装置の試験
を行う手順を示す図、第４図は従来の記憶装置の試験機
のブロック図である。 １・・・被試験記憶装置 １ａ・・・記憶媒体の一部 ２・・・テスター ２ａ・・・試験機能回路 ２ｂ・・・インターフェース ２ｃ・・・ＭＰＵ ２ｄ・・・初期起動用ＲＯＭ ３・・・テストプログラム書込装置 ３ａ・・・書込機能回路 ３ｂ・・・インターフェース ３ｃ・・・インターフェース ３ｄ・・・テストプログラム記憶装置 ３ｅ・・・ＭＰＵ ３ｆ・・・初期起動用ＲＯＭ ４・・・試験器 ４ａ・・・試験機能回路 ４ｂ・・・インターフェース ４Ｃ・・−インターフェース ４ｄ・・・テストプログラム記憶装置 ４ｅ・・・ＭＰＵ ４ｆ・・・初期起動用ＲＯＭ Ｐ・・・テストプログラム ２テスター ／ ／ この発明で使用するテスターのブロック図第１図 ３テストプログラム書込装置 「 一部 この発明で使用するテストプログラム書込装置のプロ、
り図第２図 この発明において記憶装置の試験を行う手順を示す図４
試験器 ／ 一一一一ヱ 従来の記憶装置の試験機のブロック図 第４図
２図はこの発明で使用するテストプログラム書込装置の
ブロック図、第３図はこの発明において記憶装置の試験
を行う手順を示す図、第４図は従来の記憶装置の試験機
のブロック図である。 １・・・被試験記憶装置 １ａ・・・記憶媒体の一部 ２・・・テスター ２ａ・・・試験機能回路 ２ｂ・・・インターフェース ２ｃ・・・ＭＰＵ ２ｄ・・・初期起動用ＲＯＭ ３・・・テストプログラム書込装置 ３ａ・・・書込機能回路 ３ｂ・・・インターフェース ３ｃ・・・インターフェース ３ｄ・・・テストプログラム記憶装置 ３ｅ・・・ＭＰＵ ３ｆ・・・初期起動用ＲＯＭ ４・・・試験器 ４ａ・・・試験機能回路 ４ｂ・・・インターフェース ４Ｃ・・−インターフェース ４ｄ・・・テストプログラム記憶装置 ４ｅ・・・ＭＰＵ ４ｆ・・・初期起動用ＲＯＭ Ｐ・・・テストプログラム ２テスター ／ ／ この発明で使用するテスターのブロック図第１図 ３テストプログラム書込装置 「 一部 この発明で使用するテストプログラム書込装置のプロ、
り図第２図 この発明において記憶装置の試験を行う手順を示す図４
試験器 ／ 一一一一ヱ 従来の記憶装置の試験機のブロック図 第４図
Claims (1)
- 【特許請求の範囲】 被試験記憶装置（１）と、テスター（２）と、被試験記
憶装置の記憶媒体の一部（１ａ）にテストプログラムを
書き込むテストプログラム書込装置（３）とを用意し、 前記テスター（２）は、テストプログラムに従って被試
験記憶装置（１）を試験する試験機能回路（２ａ）と、
試験機能回路（２ａ）に被試験記憶装置（１）を接続す
るためのインターフェース（２ｂ）と、前記記憶媒体の
一部（１ａ）に書き込まれたテストプログラムを試験機
能回路（２ａ）にロードするためのＭＰＵ（２ｃ）およ
び初期起動用ＲＯＭ（２ｄ）とで構成され、 前記テストプログラム書込装置（３）は、テストプログ
ラムを前記記憶媒体の一部（１ａ）に書き込む書込機能
回路（３ａ）と、書込機能回路（３ａ）に被試験記憶装
置（１）を接続するためのインターフェース（３ｂ）と
、書込機能回路（３ａ）にインターフェース（３ｃ）を
介して接続したテストプログラム記憶装置（３ｄ）と、
このテストプログラム記憶装置（３ｄ）に書き込まれた
テストプログラムを書込機能回路（３ａ）にロードする
ためのＭＰＵ（３ｅ）および初期起動用ＲＯＭ（３ｆ）
とで構成され、 前記テストプログラム書込装置（３）によって被試験記
憶装置（１）の記憶媒体の一部（１ａ）にテストプログ
ラムを書き込み、 この被試験記憶装置（１）を前記テスター（２）に接続
してテストプログラムをテスター（２）にロードさせて
、このテストプログラムに従って被試験記憶装置（１）
の試験を行うようにしたことを特徴とする記憶装置の試
験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280045A JPH04153852A (ja) | 1990-10-18 | 1990-10-18 | 記憶装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280045A JPH04153852A (ja) | 1990-10-18 | 1990-10-18 | 記憶装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04153852A true JPH04153852A (ja) | 1992-05-27 |
Family
ID=17619533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2280045A Pending JPH04153852A (ja) | 1990-10-18 | 1990-10-18 | 記憶装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04153852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205413A (ja) * | 2008-02-27 | 2009-09-10 | Toshiba Corp | 半導体記憶装置の評価方法 |
-
1990
- 1990-10-18 JP JP2280045A patent/JPH04153852A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205413A (ja) * | 2008-02-27 | 2009-09-10 | Toshiba Corp | 半導体記憶装置の評価方法 |
| JP4635061B2 (ja) * | 2008-02-27 | 2011-02-16 | 株式会社東芝 | 半導体記憶装置の評価方法 |
| US7996726B2 (en) | 2008-02-27 | 2011-08-09 | Kabushiki Kaisha Toshiba | Evaluation method and evaluation system for semiconductor storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006032A (ko) | 메모리 카드 장치 | |
| US5644581A (en) | Method and apparatus for converting logic test vectors to memory test patterns | |
| JPH04153852A (ja) | 記憶装置の試験方式 | |
| KR900002189A (ko) | 컴퓨터 시스템에 있어서 데이타 신뢰성의 개선방법 및 장치 | |
| JPH06119799A (ja) | メモリ試験装置 | |
| US20050044331A1 (en) | Data management | |
| US4115869A (en) | Methods and apparatus for processing data including a characteristic mark or error | |
| US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
| KR19990053726A (ko) | 불량셀 리페어 기능을 갖는 강유전체 메모리 장치 | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPS62291135A (ja) | セル情報蓄積媒体 | |
| JPH04354029A (ja) | システムソフトウェア多重化コンピュータシステム | |
| JPS63231695A (ja) | 自動取引装置のテスト制御方式 | |
| KR0177749B1 (ko) | 읽기 포트가 없는 카운터를 테스트하는 방법 | |
| JP2961781B2 (ja) | データ処理装置 | |
| JPH05314020A (ja) | メモリカード装置 | |
| JPH01250153A (ja) | データアクセス方式 | |
| JPH0544990B2 (ja) | ||
| JPH0516635B2 (ja) | ||
| JPS6117027B2 (ja) | ||
| JPS6286583A (ja) | 磁気デイスク装置テスト方法 | |
| JPS62185280A (ja) | 磁気デイスク媒体試験時のデ−タ退避／復元方式 | |
| JPH05225406A (ja) | Ｉｃカード拡張装置 | |
| JPH10207638A (ja) | 複写装置 | |
| JPH0535411A (ja) | キヤツシユメモリ回路 |