JPH04151855A - レイアウトコンパクション装置 - Google Patents
レイアウトコンパクション装置Info
- Publication number
- JPH04151855A JPH04151855A JP2277488A JP27748890A JPH04151855A JP H04151855 A JPH04151855 A JP H04151855A JP 2277488 A JP2277488 A JP 2277488A JP 27748890 A JP27748890 A JP 27748890A JP H04151855 A JPH04151855 A JP H04151855A
- Authority
- JP
- Japan
- Prior art keywords
- compaction
- wiring
- block
- layout
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005056 compaction Methods 0.000 title claims abstract description 50
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000013075 data extraction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、設計基準を考慮せずに設計されたレイアウト
パターンを設計基準に基づいて自動的にコンパクション
するレイアウトコンパクション装置に関する。
パターンを設計基準に基づいて自動的にコンパクション
するレイアウトコンパクション装置に関する。
第３図は、従来のレイアウトコンパクション装置により
コンパクションされて作成されたレイアウトパターンを
示し、第４図は、第３図のようなレイアウトパターンを
作成する前に設計基準を考慮せずに配置配線されたレイ
アウトパターンを示す。図において、Ｂ＋ 、Ｂ２ 、
Ｂｓはブロックセルを示す。各ブロックセル間の間隙部
が配線領域Ｃとなっており、第３図に示すように、配線
領域Ｃには第１配線レイヤＷ０．第２配線レイヤＷ２が
作成されている。第４図におけるＷｌ。、Ｗ２２は、第
２図の各配線レイヤＷ、、Ｗ２に対応する幅がない第１
．第２配線レイヤである。
コンパクションされて作成されたレイアウトパターンを
示し、第４図は、第３図のようなレイアウトパターンを
作成する前に設計基準を考慮せずに配置配線されたレイ
アウトパターンを示す。図において、Ｂ＋ 、Ｂ２ 、
Ｂｓはブロックセルを示す。各ブロックセル間の間隙部
が配線領域Ｃとなっており、第３図に示すように、配線
領域Ｃには第１配線レイヤＷ０．第２配線レイヤＷ２が
作成されている。第４図におけるＷｌ。、Ｗ２２は、第
２図の各配線レイヤＷ、、Ｗ２に対応する幅がない第１
．第２配線レイヤである。
レイアウトコンパクション装置は、設計基準を考慮せず
に配置配線された第４図に示すようなレイアウトデータ
をもとにして、設計基準に従って自動的に配線間隔を狭
くしていき、第３図に示すようなレイアウトパターンを
作成する。この際、各配線レイヤのブロックセルに対す
る設計基準は、どの配線レイヤも同し１つのブロックセ
ルの枠が基準であり、このブロックセルの枠に対して決
められた間隔を保ちながらコンパクションを行っている
。
に配置配線された第４図に示すようなレイアウトデータ
をもとにして、設計基準に従って自動的に配線間隔を狭
くしていき、第３図に示すようなレイアウトパターンを
作成する。この際、各配線レイヤのブロックセルに対す
る設計基準は、どの配線レイヤも同し１つのブロックセ
ルの枠が基準であり、このブロックセルの枠に対して決
められた間隔を保ちながらコンパクションを行っている
。
従来のレイアウトコンパクション装置においては、上述
したように、どの配線レイヤにおいても同じ１つのブロ
ックセルの枠を基準にしてコンパクションを行っている
ので、ある配線レイヤに対してコンパクションできる余
裕があるブロックセルに対しても、コンパクションの際
に配線レイヤをブロックセル内の配線可能な領域に形成
することができず、配線領域に多くの無駄な領域が存在
するという問題点がある。
したように、どの配線レイヤにおいても同じ１つのブロ
ックセルの枠を基準にしてコンパクションを行っている
ので、ある配線レイヤに対してコンパクションできる余
裕があるブロックセルに対しても、コンパクションの際
に配線レイヤをブロックセル内の配線可能な領域に形成
することができず、配線領域に多くの無駄な領域が存在
するという問題点がある。
本発明はかかる事情に鑑みてなされたものであり、各配
線レイヤ毎にブロックセルに対するコンパクション禁止
領域を定義する構成とすることにより、コンパクション
する際に、ブロックセル内の領域も配線領域として有効
に利用することができ、レイアウトパターンの大きさを
従来に比べて縮小できるレイアウトコンパクション装置
を提供することを目的とする。
線レイヤ毎にブロックセルに対するコンパクション禁止
領域を定義する構成とすることにより、コンパクション
する際に、ブロックセル内の領域も配線領域として有効
に利用することができ、レイアウトパターンの大きさを
従来に比べて縮小できるレイアウトコンパクション装置
を提供することを目的とする。
本発明に係るレイアウトコンパクション装置は、設計さ
れたレイアウトパターンをコンパクションする際に、各
配線レイヤ毎にブロックセルに対してコンパクション禁
止領域を定義するように構成したことを特徴とする。
れたレイアウトパターンをコンパクションする際に、各
配線レイヤ毎にブロックセルに対してコンパクション禁
止領域を定義するように構成したことを特徴とする。
本発明のレイアウトコンパクション装置にあっては、設
計されたレイアウトパターンをコンパクションする際に
、ブロックセルに対するコンパクション禁止領域を各配
線レイヤ毎に個別に定義する。そうすると、あるブロッ
クセル内の領域が配線領域として利用される。この結果
、配線領域の無駄が減り、効率良くコンパクションする
ことができる。
計されたレイアウトパターンをコンパクションする際に
、ブロックセルに対するコンパクション禁止領域を各配
線レイヤ毎に個別に定義する。そうすると、あるブロッ
クセル内の領域が配線領域として利用される。この結果
、配線領域の無駄が減り、効率良くコンパクションする
ことができる。
以下、本発明をその実施例を示す図面に基づいて具体的
に説明する。
に説明する。
第１図は、本発明のレイアウトパターンコンパクション
装置の構成を示すブロック図であり、この装置は、設計
する各ブロックセルのパターンデータ及びセル枠、セル
の配線境界情報等のデータを入力してブロックセルのレ
イアウトデータＤを作成するレイアウト作成手段１と、
このレイアウトデータＤ、からセルザイズ、ピン情報、
ピン名等の物理データＤ２と各ブロックセルの配線レイ
ヤに対する境界データＤ３とを抽出するデータ抽出手段
２と、物理データＤ２を用いて設計基準を考慮しないラ
フなレイアウトパターンを示すシンボリックデータＤ４
を作成するシンボリックデータ作成手段３と、コンパク
ションを行う際に必要な配線−配線間隔等の設計基準Ｄ
５を入力する設計基準入力手段４と、コンパクション時
の優先レイヤ、優先座標方向等の条件設定を行う条件設
定手段５と、境界データＤ３と設計基準り、とに基づい
てシンボリックデータＤ４をコンパクションして最終レ
イアウトデータＤ６を出力するコンパクション手段６と
を有する。なお、ここでデータ抽出手段２は、境界デー
タＤ３として、ブロックセルに対するコンパクション禁
止領域を各配線レイヤ毎に設定する。
装置の構成を示すブロック図であり、この装置は、設計
する各ブロックセルのパターンデータ及びセル枠、セル
の配線境界情報等のデータを入力してブロックセルのレ
イアウトデータＤを作成するレイアウト作成手段１と、
このレイアウトデータＤ、からセルザイズ、ピン情報、
ピン名等の物理データＤ２と各ブロックセルの配線レイ
ヤに対する境界データＤ３とを抽出するデータ抽出手段
２と、物理データＤ２を用いて設計基準を考慮しないラ
フなレイアウトパターンを示すシンボリックデータＤ４
を作成するシンボリックデータ作成手段３と、コンパク
ションを行う際に必要な配線−配線間隔等の設計基準Ｄ
５を入力する設計基準入力手段４と、コンパクション時
の優先レイヤ、優先座標方向等の条件設定を行う条件設
定手段５と、境界データＤ３と設計基準り、とに基づい
てシンボリックデータＤ４をコンパクションして最終レ
イアウトデータＤ６を出力するコンパクション手段６と
を有する。なお、ここでデータ抽出手段２は、境界デー
タＤ３として、ブロックセルに対するコンパクション禁
止領域を各配線レイヤ毎に設定する。
次に、動作について説明する。まず、各ブロックセルの
パターンデータ及びセル枠、セルの配線境界情報等のデ
ータに基づいて、レイアウト作成手段１により各ブロッ
クセルのレイアラ１−データＤ１が作成される。この作
成されたレイアウトデータＤ、から、データ抽出手段２
により、セルザイズ、ピン座標、ビン名等の物理データ
Ｄ２と各ブロックセルにおける各配線レイヤに対する境
界データＤ３とが抽出される。ここで、本発明のレイア
ウトコンパクション装置では、ブロックセルに対するコ
ンパクション禁止領域を各配線レイヤ毎に個別に定義す
ることとしている。
パターンデータ及びセル枠、セルの配線境界情報等のデ
ータに基づいて、レイアウト作成手段１により各ブロッ
クセルのレイアラ１−データＤ１が作成される。この作
成されたレイアウトデータＤ、から、データ抽出手段２
により、セルザイズ、ピン座標、ビン名等の物理データ
Ｄ２と各ブロックセルにおける各配線レイヤに対する境
界データＤ３とが抽出される。ここで、本発明のレイア
ウトコンパクション装置では、ブロックセルに対するコ
ンパクション禁止領域を各配線レイヤ毎に個別に定義す
ることとしている。
次に、抽出された物理データＤ２を用いて、シンボリッ
クデータ作成手段３により、コンパクション前のラフな
シンボリックデータＤ４が作成される。次いで、設計基
準り、が設計基準人力手段４にて入力された後、コンパ
クション時の条件設定が条件設置手段５にて行われる。
クデータ作成手段３により、コンパクション前のラフな
シンボリックデータＤ４が作成される。次いで、設計基
準り、が設計基準人力手段４にて入力された後、コンパ
クション時の条件設定が条件設置手段５にて行われる。
そして、境界データＤ３．シンポリンクデータＤ４．１
設計基準り、に基づいて、コンパクション後の最終レイ
アウドデータＤ６が、コンパクション手段６にて作成さ
れる。
設計基準り、に基づいて、コンパクション後の最終レイ
アウドデータＤ６が、コンパクション手段６にて作成さ
れる。
次に、本発明のレイアうトコンパクション装置によるコ
ンパクションの具体例について説明する。
ンパクションの具体例について説明する。
第２図は、最終レイアウトデータＤ６に基づいて作成し
たコンパクション後のレイアラ１−パターンを示す。な
お、シンポリンクデータＤ４に基づいてコンパクション
前に設計基準を考慮しないで設計したレイアウトパター
ンは、第４図に示す従来例と同じものとする。図におい
て、Ｂｌ、Ｂ２゜Ｂ３はブロックセルであり、各ブロッ
クセル間の間隙部が配線領域Ｃとなっており、配線領域
Ｃには第１配線レイヤｗ＋＋第２配線レイヤＷ２が作成
されている。
たコンパクション後のレイアラ１−パターンを示す。な
お、シンポリンクデータＤ４に基づいてコンパクション
前に設計基準を考慮しないで設計したレイアウトパター
ンは、第４図に示す従来例と同じものとする。図におい
て、Ｂｌ、Ｂ２゜Ｂ３はブロックセルであり、各ブロッ
クセル間の間隙部が配線領域Ｃとなっており、配線領域
Ｃには第１配線レイヤｗ＋＋第２配線レイヤＷ２が作成
されている。
本実施例では、ブロックセルＢ２における第１配線レイ
ヤＷ１についてのコンパクション禁止領域ａ＋（第２図
破線にて示す領域）は、本来のブロックセルＢ２の領域
より狭く設定している。他のブロックセルＢｌ、Ｂ３に
おける第１配線レイヤＷ、についてのコンパクション禁
止ｉＪ ｂ’Ｕ ハ各フロックセルの枠であり、また第
２配線レイヤＷ２についての各ブロックセルに対するコ
ンパクション禁止領域はすべて各ブロックセルの枠であ
る。
ヤＷ１についてのコンパクション禁止領域ａ＋（第２図
破線にて示す領域）は、本来のブロックセルＢ２の領域
より狭く設定している。他のブロックセルＢｌ、Ｂ３に
おける第１配線レイヤＷ、についてのコンパクション禁
止ｉＪ ｂ’Ｕ ハ各フロックセルの枠であり、また第
２配線レイヤＷ２についての各ブロックセルに対するコ
ンパクション禁止領域はすべて各ブロックセルの枠であ
る。
設計基準を考慮しないで配置配線した第４図に示すよう
なレイアウトパターンをもとにして、本発明のレイアウ
トコンパクション装置は、設計基準に従ってこのレイア
ウトパターンを自動的にコンパクションする。この際、
各配線レイヤＷＷ２についての各ブロックセルＢｌ、Ｂ
２．Ｂ、ｌに対するコンパクション禁止領域の取扱いは
、予め設定された前述したような定義とする。従って、
第１配線レイヤＷ、は、ブロックセルＢ２について、コ
ンパクション禁止領域ａ１を基準にして決められた間隔
までコンパクションされる。これ以外については、つま
り第１配線レイヤＷ１の他のブロックセルＢ、、Ｂ３に
ついて、また第２配線レイヤＷ２の各ブロックセルＢ＋
、Ｂｚ 、Ｂ３については、各ブロックセルのセル枠
を基準にしてコンパクションされる。従って、本実施例
では、ブロックセルＢ２に関して、第１配線レイヤＷ１
の一部がブロックセルＢ２内のｔＪ３Ａに配線される。
なレイアウトパターンをもとにして、本発明のレイアウ
トコンパクション装置は、設計基準に従ってこのレイア
ウトパターンを自動的にコンパクションする。この際、
各配線レイヤＷＷ２についての各ブロックセルＢｌ、Ｂ
２．Ｂ、ｌに対するコンパクション禁止領域の取扱いは
、予め設定された前述したような定義とする。従って、
第１配線レイヤＷ、は、ブロックセルＢ２について、コ
ンパクション禁止領域ａ１を基準にして決められた間隔
までコンパクションされる。これ以外については、つま
り第１配線レイヤＷ１の他のブロックセルＢ、、Ｂ３に
ついて、また第２配線レイヤＷ２の各ブロックセルＢ＋
、Ｂｚ 、Ｂ３については、各ブロックセルのセル枠
を基準にしてコンパクションされる。従って、本実施例
では、ブロックセルＢ２に関して、第１配線レイヤＷ１
の一部がブロックセルＢ２内のｔＪ３Ａに配線される。
以上のように本実施例では、第１配線レイヤＷ１の一部
をブロックセルＢ２内の領域に配線することができて、
プロ・ツクセル内の領域を配線領域として有効に利用で
きるので、第３図に示す従来例と比べて、狭い領域にて
配線を完了することができる。
をブロックセルＢ２内の領域に配線することができて、
プロ・ツクセル内の領域を配線領域として有効に利用で
きるので、第３図に示す従来例と比べて、狭い領域にて
配線を完了することができる。
なお、上述した実施例は本発明の一実施例であり、各配
線レイヤ毎のブロックセルに対するコンパクション禁止
領域の設定の仕方は他の例であっても良いことは言うま
でもない。
線レイヤ毎のブロックセルに対するコンパクション禁止
領域の設定の仕方は他の例であっても良いことは言うま
でもない。
以上詳述したように、本発明のレイアウトコンパクショ
ン装置では、各配線レイヤ毎にブロックセルに対するコ
ンパクション禁止領域を定義するので、ブロックセル内
の領域を配線領域として有効に使用でき、配線領域のむ
だな領域を削減することができる。この結果、レイアウ
トパターンの大きさの縮小及び集積度の向上を図ること
が可能となり、集積回路の原価の大幅な低減を実現する
ことができる。
ン装置では、各配線レイヤ毎にブロックセルに対するコ
ンパクション禁止領域を定義するので、ブロックセル内
の領域を配線領域として有効に使用でき、配線領域のむ
だな領域を削減することができる。この結果、レイアウ
トパターンの大きさの縮小及び集積度の向上を図ること
が可能となり、集積回路の原価の大幅な低減を実現する
ことができる。
第１図は本発明のレイアウトコンパクション装置の構成
を示すブロック図、第２図は本発明のレイアウトコンパ
クション装置により作成されたレイアウトパターンを示
す図、第３図は従来のレイアウトコンパクション装置に
より作成されたレイアウトパターンを示す図、第４図は
コンパクション処理前のレイアウトパターンを示す図で
ある。 ２・・・データ抽出手段 ６・・・コンパクション手段
Ｂ＋ 、Ｂ２．ｔ３３・・・ブロックセル Ｗｌ・・・
第１配線レイヤ Ｗ２・・・第２配線レイヤ ａｌ・・
・コンパクション禁止領域 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図は本発明のレイアウトコンパ
クション装置により作成されたレイアウトパターンを示
す図、第３図は従来のレイアウトコンパクション装置に
より作成されたレイアウトパターンを示す図、第４図は
コンパクション処理前のレイアウトパターンを示す図で
ある。 ２・・・データ抽出手段 ６・・・コンパクション手段
Ｂ＋ 、Ｂ２．ｔ３３・・・ブロックセル Ｗｌ・・・
第１配線レイヤ Ｗ２・・・第２配線レイヤ ａｌ・・
・コンパクション禁止領域 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）複数の配線レイヤとブロックセルとを有するレイ
アウトパターンをコンパクションするレイアウトコンパ
クション装置において、 各配線レイヤ毎にブロックセルに対するコンパクション
禁止領域を設定する手段と、該手段により設定された禁
止領域に基づいて前記レイアウトパターンをコンパクシ
ョンする手段とを備えることを特徴とするレイアウトコ
ンパクション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277488A JPH04151855A (ja) | 1990-10-15 | 1990-10-15 | レイアウトコンパクション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277488A JPH04151855A (ja) | 1990-10-15 | 1990-10-15 | レイアウトコンパクション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04151855A true JPH04151855A (ja) | 1992-05-25 |
Family
ID=17584296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2277488A Pending JPH04151855A (ja) | 1990-10-15 | 1990-10-15 | レイアウトコンパクション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04151855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035108A (en) * | 1996-10-17 | 2000-03-07 | Nec Corporation | Figure layout compaction method and compaction device |
-
1990
- 1990-10-15 JP JP2277488A patent/JPH04151855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035108A (en) * | 1996-10-17 | 2000-03-07 | Nec Corporation | Figure layout compaction method and compaction device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746762B2 (ja) | 半導体集積回路のレイアウト方法 | |
| CN105760740A (zh) | 一种基于移动终端的快速制作动态电子印章的方法 | |
| US5477467A (en) | Shrinkable BiCMOS circuit layout | |
| US5784292A (en) | Merging integrated circuit mask databases formed by different design rules through global mask database edits | |
| JPH04151855A (ja) | レイアウトコンパクション装置 | |
| JP2901001B2 (ja) | Ｃａｄレイアウト方法 | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| US20020026625A1 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| JPS63181349A (ja) | Ｌｓｉのレイアウト設計装置 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JP2620150B2 (ja) | 半導体集積回路装置における配線レイアウト方法 | |
| JPS61244046A (ja) | スタンダ−ドセルの周辺ブロツク配置方法 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| JPH0695356A (ja) | マスク用データ作成方法 | |
| JP2874096B2 (ja) | 露光データ生成方法 | |
| JP2911946B2 (ja) | 集積回路装置 | |
| JP2666915B2 (ja) | 自動配置配線処理装置 | |
| JP2001351981A (ja) | セルの配置方法およびその配置装置 | |
| JP2745574B2 (ja) | 半導体集積回路の製造方法 | |
| JPH10116914A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2919412B2 (ja) | マクロセル及びそのレイアウト方法 | |
| JPH01207947A (ja) | 半導体集積回路装置およびその設計方法 | |
| JPH03175654A (ja) | 標準セル方式集積回路 | |
| JPH01165141A (ja) | 完全パラメータ化可能回路の製造方法 |