JPH04150039A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置、特に詳しくは集積回路を構成す
るＭＯＳトランジスタの構造に関するものである。

［従来の技術］ 第３図は、ＭＯＳ　）−ランジスタの一例として、Ｎチ
ャネルＭＯＳトランジスタの従来の構成を示す模式説明
図である。

図において、１はＰ型シリコン基板、２はＮ型ドレイン
拡散層、３はＮ型ソース拡散層、４はＰ型拡散層、５は
ゲート絶縁膜、６はゲート電極、７は素子分離絶縁膜、
８は眉間絶縁膜、９は金属配線である。

本構造は、現在の一般的な半導体プロセスにより製造さ
れる、−船釣なＮチャネルＭＯＳトランジスタであるの
で詳細な説明は省略する。

［発明が解決しようとする課題］ 上記第３図の従来例の構造における問題点として、次の
ようなことが指運される。

（１）　従来の構造のＭＯＳトランジスタを、ＬＳＩの
出力バッファの様な大電流を必要とするようなトランジ
スタとして集積回路に使用した場合、ＭＯＳ　トランジ
スタ内では、ドレイン近傍において、インパクトイオナ
イゼーションにより多数の電子、正孔対が発生する。こ
のとき正孔は基板に向かって移動し、基板電流が生じる
。

第３図に示す従来例のようにＰ型拡散層と、Ｎ型ソース
拡散層との距離が大きい場合には、Ｎ型ソース拡散層近
傍の基板電位が上昇し、特にＣＭＯ８回路のようにＰチ
ャネルＭＯ６Ｉ−ランジスタが隣接する場合には、この
基板電位上昇によりラッチアップを引き起こしてしまう
。

（２）　上述した（１）の問題を避けるためにレイアウ
ト設計者は、Ｎ型ソース拡散層近傍に、Ｐ型拡散層を配
置する様レイアウトを行なうが、Ｐ型拡散層を配置する
分だけ回路パターンサイズが大きくなってしまい、集積
度を犠牲にしなくてはならなくなる。

この発明は、上述したような問題点を解決するためにな
されたもので、回路パターンサイズを大きく取る必要な
く、且つ上述した（１）のようなラッチアップを避は得
るＭＯＳトランジスタの構造を提供することを目的とし
たものである。

［課題を解決するための手段］ この発明に係わる半導体装置は、ＭＯＳトランジスタの
ソース拡散層と金属配線との接続孔を少なくとも含む領
域の半導体層に溝を形成し、上記溝はソース拡散層を突
き抜け、ウェルまたは半導体基板まで達しており、且つ
上記溝内には半導体と金属が積層されて埋め込まれてい
る構造を有するＭＯＳトランジスタである。

［作用］ この発明においては、ＭＯＳトランジスタのソース拡散
層と金属配線との接続孔下に溝を形成し、その溝を、基
板またはウェルまで達するような深さとし、さらにその
溝を金属で埋め込んでいる。

従って従来では、平面的に、基板またはウェルに電位を
与えるＰ型拡散層と、ソース拡散層とを接続していたも
のを、本発明においては、深さ方向に溝内の金属と半導
体を通して接続している。

このことより、 （１）　ソース拡散層と、基板またはウェルとは非常に
短い距離を金属と半導体で接続しているため、接続は低
抵抗であり、基板またはウェルと、ソース拡散層とは同
電位となりラッチアップを生じない。また、金属は半導
体を通してソース拡散層、及び基板またはウェルと接続
されるため、溝を形成する際にドライエツチングにより
溝側面に結晶ダメージが残ったとしても半導体層がバッ
ファ層となり、低抵抗な接触が可能となっている。

（２）　本発明では、ソース拡散層と、基板またはウェ
ルとは深さ方向で接続されるため、基本的に回路パター
ンサイズは増大しない。

〔実施例］ 第１図は、この発明の一実施例を示すＮチャネルＭＯＳ
トランジスタの断面構造図である。４．７を除く１〜９
は第３図の従来例の説明において用いたものと同一符号
であり、その構成も同様であるので説明は省略する。

図において、１０はＮチャネルＭＯ３Ｉ−ランジスタの
Ｎ型ソース拡散層３を突き抜けて、Ｐ型シリコン基板１
に達するよう形成された溝であり、１１は溝１０内に埋
め込まれた金属である。本例においては、タングステン
をＣＶＤ法により形成している。１２は金属１１とＰ型
シリコン基板１とをオーミック接合させるために形成さ
れた濃度の高いＰ型拡散層、１３は金属１１とソース拡
散層３およびｐ型拡散層１２間に挟まれた半導体層であ
る。

以下、第１図の実施例に示したＭＯＳトランジスタの製
造工程を第２図（ａ）〜（ｅ）の工程手順図に従って説
明する。尚、　（ａ）（こ至るまでの工程は従来のもの
と変わらないので省略する。

（ａ）マスクフォト工程により、溝１０を形成する領域
にフォトレジストを残さないようにして、まず層間絶縁
膜８をドライエツチング法によりエツチングする。その
後さらにドライエツチング法により、シリコンを所望の
深さまでエツチングし、溝１０を形成する。

（ｂ）ボロンを、イオン注入法により所望のエネルギ、
ドーズ量で打ち込み、Ｐ型拡散層１２を形成し、再結晶
化、活性化のためのアニールをおこなう。

（Ｃ）ポリシリコンをＣＶＤ法により堆積し、フォトエ
ツチング工程により少なくとも溝１０内にポリシリコン
が残るように、ポリシリコンをパタニングする。

（ｄ）タングステンをＣＶＤ法により堆積し、その後エ
ッチバック法により、溝１０の内部にのみタングステン
１１を残す。

（ｅ）その後は、従来の一般的な製造工程に従って製造
される。

本実施例においては、溝１０に埋め込まれる金属１１と
、配線用の金属９とは異種のものを用いたが、同種のも
のを用いても構わない。その場合には製造工程はさらに
簡略化も可能である。また、本実施例においては、タン
グステンは、溝内に埋め込むためだけに使われたが、ソ
ース拡散層３、及びドレイン拡散層２と金属配線９との
接続孔内の埋め込み用と兼用することも可能である。

［発明の効果］ この発明は、以上説明した通り、ＭＯＳトランジスタの
ソース拡散層と、金属配線との接続孔下の半導体層に、
ソース拡散層を突き抜けて基板またはウェルに達する溝
を設け、その溝内に金属を埋め込んだ構造を提供してい
る。これにより、ＬＳＩの出力バッファの様に、大電流
を必要とするような場合においても、ソース拡散層と基
板またはウェル間の抵抗を、非常に低抵抗とすることが
でき、ラッチアップを防止することができる。特に、金
属は半導体を通してソース拡散層、及び基板またはウェ
ルと接続されるため、溝を形成する際にドライエツチン
グにより溝側面に結晶ダメージが残ったとしても半導体
層がバッファ層となり、より低抵抗な金属とソース拡散
層、および基板またはウェルとの接触が可能となってい
る。

また、従来においては、ラッチアップを防止するために
、基板またはウェルと同導電型の拡散層を、ソース拡散
層と隣接して配置する必要があり、それにより回路パタ
ーンサイズの増大を招いていたが、本発明においては、
その必要もないため、集積度の向上も図ることが可能で
ある。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すＮチャネルＭＯＳ
トランジスタの模式構造断面図、第２図（ａ）〜（ｅ）
は、実施例のＮチャネルＭＯ３）−ランジスタの工程説
明図、第３図は、従来の一般的ＮチャネルＭＯＳトラン
ジスタの模式構造断面図である。 図において、１はＰ型シリコン基板、２はＮ型ドレイン
拡散層、３はＮ型ソース拡散層、４はＰ型拡散層、５は
ゲート絶縁膜、６はゲート電極、７は素子分離絶縁膜、
８は眉間絶縁膜、９は金属配線、１０は半導体基板内に
形成された溝、１１は溝内に埋め込まれた金属（タング
ステン）、１２は溝下に形成されたＰ型拡散層、１３は
溝内に形成されたポリシリコンである。 Ｚ 工２ １文 矛′）ツ

Claims (1)

【特許請求の範囲】
1. ＭＯＳトランジスタの半導体装置において、上記ＭＯＳ
   トランジスタのソース拡散層と金属配線との接続孔を少
   なくとも含む領域の半導体層には溝が形成され、上記溝
   はソース拡散層を突き抜けウェルまたは基板内に達して
   おり、且つ上記溝内には半導体と金属が積層されて埋め
   込まれていることを特徴とする半導体装置。