JPH0414832B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、固体撮像装置にかかり、特にSITす
なわち静電誘導型トランジスタを使用する固体撮
像装置の改良に関する。

SITを使用する固体撮像装置は、出発技術とし
て特許出願公開昭和55年第15229号公報にもつと
も基本的な装置が開示されており、更に、この装
置のより具体化されたもの、また改良されたもの
が特許願昭和56年第204656号、同昭和57年第
157693号として提案されている。

SITは、基本的な構成はＪ−FET（接合型電界
効果トランジスタ）と同様であるが、チヤンネル
部分を構成する半導体層の不純物密度が低いとい
う特長を有している。例えば一般的なＪ−FET
においては、チヤンネル領域の不純物密度が10¹⁵
ないし10¹⁷cm^-3であるのに対し、SITでは10¹²な
いし10¹⁵cm^-3程度である。

このため、チヤンネル領域に形成される空乏層
は、何ら外部から電圧を印加しない熱平衡の状態
においても、広い範囲に形成され、更にはチヤン
ネルの長さが短いという特長を有する。

以上のような通常のＪ−FETと異なる特長に
基因して、熱平衡状態あるいはゲートをわずかに
逆バイアスした状態でチヤンネルがピンチオフ状
態となり、ソース電極の直前に電位障壁が出現
し、これによつてソース電極からドレイン電極に
流れる電流を構成するキヤリアの移動量の制御を
行うことができる。すなわち、ドレイン電流は、
該電位障壁を越えてドレイン電極に到達するキヤ
リアの量によつて決定される。

他方、前述した電位障壁の程度は、ドレイン電
極に印加（ソース電極を基準とする）されるドレ
イン電圧によつても変化する。すなわち、ドレイ
ン電圧が印加されることによつて、静電誘導が生
じ、またチヤンネル領域の不純物密度が低いため
に電位障壁の高さが変化し、更には、電位障壁の
ピーク点（以下「真のゲート」という）が移動す
る。例えば、チヤンネルがn^-の半導体によつて
形成され、正のドレイン電圧が印加されると、電
位障壁のポテンシヤルが低下するとともに真のゲ
ートの位置は、ソース電極の方向に移動する。

更に、電位障壁の程度は、チヤンネル領域に入
射する光によつて形成される電子−正孔対の蓄積
によつても変化する。すなわち、チヤンネル領域
の空乏層付近で生成された電子、正孔は、電位障
壁に沿つて移動して分離され、ゲート領域に蓄積
される。このため、電位障壁のポテンシヤルが変
化する。この変化の程度は、入射する光量に対応
する。従つて、適当なドレイン電圧を印加するこ
とによつて流れるドレイン電流ないしソース電流
は、入射光量に対応する大きさとなる。

以上のように、電位障壁の程度は、ゲート電
圧、ドレイン電圧あるいは、光の入射によつて変
化する。従つて、例えば光が入射してもチヤンネ
ルがOFFの状態を維持するようにバイアス電圧
を印加して入射光によるキヤリアを蓄積し、更
に、適当な読出し用の電圧を印加すれば、非破壊
すなわちキヤリアの蓄積状態を何ら破壊すること
なく画像情報すなわち入射光の程度を読み出すこ
とが可能となる。このような原理に基づいて固体
撮像装置を構成することができる。

以上のようなSITを使用する固体撮像装置にお
いては、チヤンネル領域に形成される電位障壁特
に真のゲートの制御がきわめて重要である。特
に、光照射によつて発生したキヤリアの蓄積及
び、蓄積したキヤリアによる電位変化を利用した
情報の読出しを良好に行うとともに、ソース・ド
レイン間の電流の制限すなわちキヤリアの移動の
制限を良好に行うという観点から、ゲート領域を
チヤンネル領域のある程度深い部分にまで形成す
る必要がある。

しかしながら、このような構造とすると、ゲー
ト電極の方向から入射する光のうち短波長域の波
長の光がチヤンネル領域に到達せず、短波長感度
が低下するという不都合が生ずる。一般に、半導
体素子例えば太陽電池などのデバイスにおいて
は、光はその吸収係数の相違から長波長域の光は
比較的層の深部まで達するものの短波長域の光は
達しない。入射光によつて形成される電子−正孔
対は、太陽電池などを考えれば明らかなように、
ｐ−ｎ接合部分に形成される電位の傾斜部分によ
つて分離されるが、SITにおいても同様にゲート
領域とチヤンネル領域との境界に形成されている
電位の傾斜部分によつて分離される。従つて、ゲ
ート領域がチヤンネル領域の深部に形成されてい
る構造においては、長波長域の光は該電位の傾斜
部分に良好に到達して電子−正孔対が生成され、
更には有効にその分離が行なわれる。しかし、短
波長域の光は該電位の傾斜部分に良好に到達する
ことができず、仮に電子−正孔対が生成されても
有効に分離されず再結合してしまう。これを撮像
装置という観点からみると、短波長感度が低いす
なわち青色の感度が低いという不都合が生ずるこ
ととなる。

本発明はかかる点に鑑みてなされたものであ
り、十分な青色光感度を有する固体撮像装置を提
供することをその目的とする。

すなわち、本発明は、入射光によつて生成され
たキヤリアが蓄積されるゲート領域のチヤンネル
領域に対する深さを部分的に変えて、ゲート領域
の一部分を他の部分より浅く形成することによつ
て前記目的を達成しようとするものである。

以下、本発明を添附図面に示す実施例に従つて
詳細に説明する。

第１図には、本発明によるSITを使用する固体
撮像装置の一実施例が示されている。この図のう
ち、Ａは、一部を切除した平面図であり、Ｂは、
Ａの平面図の矢印の方向から見た端面図であ
る。更に、一画素に対応する素子の第１図Ｂに対
応する端面が第２図に示されている。

これらの第１図Ａ及びＢ並びに第２図におい
て、シリコン（Si）などの材料を用いた不純物密
度が高いn⁺層の基板１０上には、不純物密度の
低いn^-層から成るチヤンネル領域１２が形成さ
れている。

このチヤンネル領域１２を形成するn^-層の上
面には、不純物密度が高いp⁺層から成るコント
ロールゲート領域１４が設けられてこのコントロ
ールゲート領域１４の周囲には、不純物密度が高
いn⁺層からなるソース領域１６が設けられてい
る。

これらのコントロールゲート領域１４及びソー
ス領域１６は、第１図Ａに示すように、適当な間
隔で規則的かつ２次元的に配列されており、一組
のコントロールゲート領域１４及びソース領域１
６によつて一画素に対応するセルが形成されてい
る。

隣接するソース領域１６間には、不純物密度が
高いp⁺層からなるフローテイングゲート領域１
８が形成されている。このフローテイングゲート
領域１８は、隣接するセルに対して共通に設けら
れており、図示しない適当な電極手段によつて、
ソース領域１６と同電位ないしは所定の電位に保
持される。これによつて、チヤンネル領域１２中
に空乏層ないしは電位障壁が形成され、各セル間
のチヤンネルの分離が行なわれる。

コントロールゲート領域１４は、第１図Ａに示
されているように、その平面形状は、略長方形状
であるが、その外周隅部の深さに対して、内側の
深さが小さく形成されている。すなわち、チヤン
ネル領域１２側からコントロールゲート領域１４
を見上げると、内側に凹部５８が、外側に凸部５
４が形成されたようになつている。

p⁺層１４の凸部５４は、フローテイングゲー
トないしはシールデングゲート領域５６がチヤン
ネル領域１２中に作る空乏層に対してソース・ド
レイン電流を十分に制御できる空乏層の広がりを
形成する機能を有し、凹部５８より深く形成され
ている。凹部５８は、n^-層１２との境界領域に
短波長域の入射光が構体表面すなわちゲート電極
２４を通して十分に到達できる程度に浅く形成さ
れている。これは、光によつて発生した正孔をゲ
ート領域１４に導く拡散電位差を形成し、その蓄
積容量を大きくするには、後述のように凸部５４
より不純物濃度を低くすることが有利である。

チヤンネル領域１２が形成されているn^-層の
上面には、コントロールゲート領域１４及びソー
ス領域１６の露出部分を除く全体に酸化シリコン
（SiO₂）膜２０が表面保護のために形成されてい
る。ソース領域１６のうち露出部分には、ソース
電極２２が形成されており、更に、接続電極２２
Ａによつて、各セルのソース電極２２が接続され
ている。この接続の方向は、第１図Ａに示されて
いるように、後述するゲート電極の接続方向と直
交する方向である。

次に、コントロールゲート領域１４の露出部分
には、ゲート電極２４が絶縁層２６を介して形成
されている。絶縁層２６は、例えば、SiO₂膜か
ら成り、前記ソース電極２２の上に延長して設け
られており、この絶縁層２６上に沿つてゲート電
極２４が形成されている。すなわち、絶縁層２６
によつて、コントロールゲート領域１４とゲート
電極２４との間にコンデンサが形成されるととも
に、ソース電極２２とゲート電極２４との絶縁が
行なわれている。このゲート電極２４の接続の方
向と、ソース電極２２の接続の方向とは交差して
おり、これによつていずれかのセルに蓄積されて
いる情報の読み出しが可能となる。すなわち、複
数のソース電極２２の接続集団の任意の１つを選
択し、複数のゲート電極２４の任意の１つを選択
すれば、両電極の交わる位置のセルが選択され
る。

基板１０のうち、チヤンネル領域１２が形成さ
れているn^-層と反対側には、ドレイン電極２８
が形成されている。

次に、上述した構造を有する固体撮像装置の電
気的な等価回路と、各電極間の接続について説明
する。

第３図には、電気回路と外部装置との接続が示
されている。また、外部装置との接続の一部は、
第１図Ｂ及び第２図にも示されている。これらの
図において、画素単位に該当するセルPCは、第
１図Ａにおいて示したように、二次元的にマトリ
クス状に複数個配列されている（第３図参照）。
複数のゲート電極２４には、読み出しアドレス回
路３０が各々接続されており、順に読み出し用の
パルス電圧が印加されるようになつている。他
方、複数のソース接続電極２２Ａは、スイツチン
グ動作をするトランジスタ４０のドレインに各々
接続されている。この複数のトランジスタ４０の
ソースは、出力端子３８に各々接続されており、
更にゲートは、ビデオライン選択回路３２に各々
接続されている。このビデオライン選択回路３２
からは、トランジスタ４０に対して順に選択パル
ス電圧が出力されるようになつており、これによ
つてトランジスタ４０が順次駆動される。

トランジスタ４０は、例えば通常は「OFF」
の状態にあるSITによつて構成されており、読み
出しアドレス回路３０及びビデオライン選択回路
３２は、例えばシフトレジスタによつて構成され
ている。

また、出力端子３８とアースすなわちドレイン
電極２８との間には、負荷抵抗３４及び電源３６
が接続されており、これによつて読み出し時のド
レイン電流が形成され、更にはドレイン電流が電
圧に変換されるようになつている。

なお、第３図において、一点鎖線で示した領域
IMが第１図Ａ等に示されている構造の部分に該
当する。

次に、上記実施例の全体動作について説明す
る。

まず、各セルに対して光が入射すると、コント
ロールゲート領域１４からチヤンネル領域１２に
わたつて形成されている電位傾斜部分に電子−正
孔対が生成される。詳述すると、入射光のうち長
波長域の光は、チヤンネル領域１２の比較的深い
部分にまで達し、電子−正孔対が生成される。他
方、入射光のうち短波長域の光は、チヤンネル領
域１２の深い部分には達しないが、コントロール
ゲート領域１４の凹部近傍の浅いチヤンネル領域
１２で電子−正孔対を生成する。生成された電子
−正孔対のうち、電子は、ドレイン電極２８の方
向に移動し、正孔はコントロールゲート領域１４
の方向に移動し、蓄積される。この正孔の蓄積
は、コントロールゲート領域１４とゲート電極２
４との間にコンデンサが形成されていることによ
る。すなわち、コントロールゲート領域１４に凹
部が形成されていることによつて、チヤンネル領
域１２の浅い部分にも電位傾斜部分が形成される
ため、長波長域の光のみならず短波長域の光に対
しても良好に電子−正孔対が形成され、更にはそ
の分離、蓄積が行なわれる。

以上の動作によつて画像情報が各セルに蓄積さ
れる。次に、ビデオライン選択回路３２によつ
て、複数あるソース接続電極２２Ａのうちの１つ
に接続されているトランジスタ４０に選択パルス
電圧が印加される。これによつて該当するトラン
ジスタ４０が駆動され、第３図に示されているセ
ルPCのうち、該当する列方向に配置されている
複数のセルPCのソース電極２２Ａ及びドレイン
電極２８が抵抗３４を介して電源３６に接続され
る。これによつて、ドレイン電流の流れる準備が
終了する。なお、この状態では、各セルPCが非
導通の状態となるように、例えば電源３６の電圧
等が調整されている。

以上の動作によつて画像情報を読み出す対象と
なるビデオランが選択される。次に、読み出しア
ドレス回路３０によつて複数あるゲート電極２４
に対し順にパルス電圧が印加される。これによつ
て、選択されたビデオライン上に位置するセル
PCが順に次々と導通し、コントロールゲート領
域１４に蓄積されたホールの量すなわち入射光量
に対応するドレイン電流が抵抗３４に流れ、更に
は抵抗３４によつて電圧に変換されて出力端子３
８から出力される。このドレイン電流の制御は、
主としてコントロールゲート領域１４の凸部によ
つて行なわれる。これは、コントロールゲート領
域１４の凸部がチヤンネル領域１２の深部に形成
されているため、電位障壁の高さの変動に大きく
寄与することによる。

以上の動作によつて、入射光に対応する画像情
報は、出力端子３８の電圧変化として良好に出力
されることとなる。

以上の実施例においては、ソース領域１６によ
つてコントロールゲート領域１４が囲まれている
が、必ずしもこのような構成とする必要はなく、
コントロールゲート領域１４の外周の一部にソー
ス領域１６を設けるようにしてもよく、更には複
数のソース領域１６を設け、これらをソース電極
２２によつて接続するようにしてもよい。

更に、上記実施例においては、フローテイング
ゲート領域１８にも、光が入射することによつて
正孔が蓄積され、各セルPC間の分離が良好に行
なわれないという不都合が生ずる。

このような不都合を解消する他の実施例につい
て説明する。第４図Ａ，Ｂには、本発明の他の実
施例が示されており、第４図Ａは第１図Ａに対応
する平面図であり、第４図Ｂは第１図Ｂに対応す
る端面図であつて、第４図Ａの矢印から見た図
である。なお、この第４図Ａ，Ｂにおいて、第１
図ないし第３図と同様の構成部分については、同
様の符号を用いることとし、説明を省略する。

この第４図Ａ，Ｂに示されている実施例では、
ソース領域４６は、コントロールゲート領域１４
の周囲ではなく、一側面にのみ設けられている。

更に、ソース領域４６は、フローテイングゲー
ト領域１８に接近して設けられている。すなわ
ち、ソース領域４６とフローテイングゲート領域
１８との距離をWA、ソース領域４６とコントロ
ールゲート領域１４との距離をWBとすると、
WA＜WBの関係になる。このようにすると、コ
ントロールゲート領域１４側に形成される電位障
壁ないしは拡散電位よりもフローテイングゲート
領域１８側に形成される電位障壁の方が高くなる
ため、セルPC間の分離が良好となる。

更に、本実施例においては、ソース領域４６及
びフローテイングゲート領域１８上に、絶縁膜４
２を介してアルミニウムのしや光膜４４が形成さ
れている。このため、フローテイングゲート領域
１８の部分には光が侵入せず、フローテイングゲ
ート領域１８に対する正孔の蓄積が行なわれな
い。このため、セルPC間の分離が良好となる。

このようなセル間の分離の向上は、その他に、
フローテイングゲート領域１８をコントロールゲ
ート領域１４よりもチヤンネル領域１２に対して
深く形成することによつても達成でき、また、フ
ローテイングゲート領域１８の不純物密度をコン
トロールゲート領域１４よりも高くすることによ
つても達成できる。

以上のいずれかの手段あるいは複数の手段によ
つて、セルPC間の分離の向上によつて、単位面
積当りに配列されるセルPCの集積度を著しく向
上させることができる。

次に、上述した固体撮像装置の製造工程につい
て第５図Ａ乃至Ｎを参照しながら説明する。

まず、基板１０としては、アンチモン（Sb）
が10¹⁸cm^-3程度ドープされているn⁺型のシリコン
基板を用いる。チヤンネル領域１２が形成される
n^-層５０は、基板１０の（１１１）面上に設け
られる。このn^-層５０は、エピタキシヤル成長
させて形成する。すなわち、n^-層５０は、入射
光によつて電子−正孔対が形成され、更には分離
されるとともに、チヤンネル領域１２が形成され
るため、転位欠陥などを十分に除去する必要があ
るからである。このn^-層５０は、５ないし10μｍ
程度の厚さに形成され、不純物密度は10¹²ないし
10¹⁵cm^-3程度である。

なお、n^-層５０における電子−正孔の再結合
を防止して分離されたキヤリア特に正孔の寿命を
長くするため、重金属に対するゲツタリングを施
すようにしてもよい。

次に、n^-層５０の上に、酸化膜５２を5000な
いし8000Åの厚さに形成する。この酸化膜
（SiO₂）５２の形成は、例えばn^-層５０を1000℃
で１時間あるいは1100℃で25分程度酸素雰囲気に
侵すことによつて行なわれる。

次に適当なマスクを使用してフオトエツチング
（ウエツトエツチング）を行い、酸化膜５２に対
して、コントロールゲート領域１４に対応する
p⁺層の凸部５４及びフローテイングゲート領域
１８に対応するp⁺層５６のパターンが形成され、
更にはBBr₃などのアクセプタとなる不純物をド
ーピングさせて、第５図Ａに示すようにp⁺層の
凸部５４及びp⁺層５６が形成される。不純物の
ドーピング法としては、不純物を蒸着した後に熱
拡散によつて行つてもよく、あるいはイオン注入
法によつてもよい。熱拡散による場合には、例え
ば1100℃の酸素又はウエツト酸素（ないしは水蒸
気）雰囲気中で不純物の注入が行なわれる。

以上の操作の後、再びフオトエツチングによつ
てコントロールゲート領域１４に対応するp⁺層
の凹部５８のパターンが酸化膜５２に形成され、
上述した方法によつて不純物の注入が行なわれ
る。

以上の操作によつてコントロールゲート領域１
４及びフローテイング電極領域１８に対応する
p⁺層５４，５６，５８が各々形成される。これ
らのうち、p⁺層５４，５６（特にp⁺層５４）は、
１ないし5μｍ程度、好ましくは１ないし3μｍ程
度の厚さに形成される。また、p⁺層５８は、1μ
ｍ以下、好ましくは0.5μｍ以下の厚さに形成され
る。この状態が第５図に示されている。

次に、ソース領域１６又は４６に対応するn⁺
層６０を形成するため、マスク合せが行なわれフ
オトエツチング（ウエツトエツチング）によつ
て、n⁺層６０のパターンが酸化膜５２に形成さ
れる。この状態で熱拡散ないしはイオン注入法に
よつて、例えばヒ素（As）がp⁺層５４，５６，
５８に注入された不純物と同様に注入される。こ
の操作によつて第５図Ｃに示すようにn⁺層６０
が形成される。

次に、表面全体にわたつて、DOPOS（リンが
注入された多結晶シリコン）層６２が第５図Ｄに
示すように形成される。このDOPOS層６２は、
SiH₄及びPH₃のガス雰囲気によるCVD法によつ
て形成される。

次に、適当なマスクを使用して、プラズマエツ
チングを行うことによつて、DOPOS層６２の一
部をエツチングし、ソース電極２２に対応する電
極層６４を形成する。この様子は第５図Ｅに示さ
れている。プラズマエツチングには、CF₄、CF₄
及びO₂あるいはPCl₃などのガス雰囲気が使用さ
れる。

次に、表面全体にわたつて、PSG（リンガラ
ス）層６６が層間絶縁層として第５図Ｆに示すよ
うに形成される。このPSG層６６は、CVD法に
よつて行なわれ、例えばSiH₄、O₂及びPH₃のガ
ス雰囲気中で400℃程度に加熱することによつて
行なわれる。あるいは、SiH₄、N₂O及びPH₃の
ガス雰囲気中で750℃程度に加熱することによつ
て行なわれる。

次に、適当なマスクを使用してウエツトエツチ
ングが行なわれ、第５図Ｇに示すように、p⁺層
５４，５８の表面が露出される。

次に、表面全体にわたつて、Si₃N₄による絶縁
層６８が第５図Ｈに示すように形成される。絶縁
層６８の形成は、SiH₄及びNH₃のガス雰囲気中
で400ないし700Åの膜厚にCVD法により行なわ
れる。

次に、SnO₂あるいは、DOPOSによる電極層７
０が、表面全体にわたつて第５図Ｉに示すように
形成される。この電極層７０は、例えば3000Å程
度の厚さにSbCl₅などを使用してCVD法によつて
形成される。

次に適当なマスクを使用してプラズマエツチン
グが行なわれ、電極層７０のうちp⁺層５４，５
８上の部分を除いた部分が第５図Ｊに示すように
エツチングされる。この操作は、CCl₄、CF₄、
CF₄＋O₂あるいはPCl₃などのガスを使用して行わ
れる。

以上の操作によつて、第１図ないし第３図に示
されている実施例における固体撮像装置が製造さ
れる。なお、第１図ないし第２図に示されている
装置は、説明のために主要なる部分のみが示され
ている。また、ソース領域１６に対応するn⁺層
６０の位置及び形状は、第５図Ｃにおける工程に
おいて、マスクの形状を適当に変更することによ
つて簡単に行うことができる。

次に、第４図に示されている実施例において説
明したしや光膜４４の形成について第５図Ｋない
しＮを参照しながら説明する。なお、第４図に示
されているしや光膜４４は、フローテイングゲー
ト領域１８に対応するすべての領域に設けられて
いるが、第５図ＫないしＮの方法によつて形成さ
れるしや光膜は、ゲート電極２４すなわち第５図
Ｊに示されている電極層７０と平行に設けられる
ものである。

まず、適当なマスクを使用してプラズマエツチ
ングによりp⁺層５６の上方の絶縁層６８の一部
を第５図Ｋに示すようにエツチングする。この操
作は、例えばCF₄のガス雰囲気を使用して行なわ
れる。

次に、ウエツトエツチングにより露出した
PSG層６６及び酸化膜５２を第５図Ｌに示すよ
うにエツチングする。

次に、第５図Ｍに示すように、表面全体にわた
つて1.0μｍ程度の膜厚でアルミニウムのしや光層
７２を形成する。このしや光層７２は、電子ビー
ム又は抵抗加熱による真空蒸着、あるいはスパツ
タリングによつて行なわれる。

次に、適当なマスクを使用してしや光層７２の
一部をエツチングするとともに、基板１０に対し
てアルミニウムによる電極層８０を形成する。こ
の状態は、第５図Ｎに示されている。この電極層
８０の形成は、例えばシンターなどの方法によつ
て行なわれる。

なお、しや光層７２とp⁺層５６とを接続する
のは、しや光層を介してp⁺層５６に適当なバイ
アス電圧を印加することによつて、第４図に示す
実施例において説明したようにセルPC間の分離
の向上を図るためである。

以上説明した製造工程は、一例にすぎず、他の
製造工程によつて製造してもよい。また、使用す
る材料なども他のものを使用してよく、例えば、
n^-層５０は、不純物が注入されていない真性の
半導体でもよい。また、絶縁層６８としては、
SiO₂、Al₂O₃、酸化タンタルあるいはこれらの複
合膜でもよい。

p⁺層の凹部５８はp⁺層５４より不純物密度を
低くするのが有利である。p⁺層５４は、十分な
電位障壁を形成するためにたとえば10¹⁹cm^-3程度
の不純物密度が好ましく、凹部５８は電荷の蓄積
容量を増すために10¹⁶〜10¹⁹cm^-3程度の不純物密
度が好ましい。

以上の説明のように、上記いずれかの実施例に
おいても、n^-層によつてチヤンネルが形成され
る場合を示したが真性ないしp^-の半導体層によ
つてチヤンネルを形成するようにしてもよい。ま
た、ソースとドレインは上記実施例と逆に対応さ
せても、同様の作用を奏することができる。ビデ
オラインの選択あるいは読み出し用のパルス電圧
の印加についても同様であつて、上記実施例と逆
にしてもよい。

また、駆動のトランジスタ４０は、通常のトラ
ンジスタを使用してもよく、このトランジスタ４
０及び読み出しアドレス回路３０、ビデオライン
選択回路３２を撮像装置と一体化して集積回路と
して構成するようにしてもよい。材料としては、
主としてシリコンを用いたが、本発明は何らこれ
に限定されるものではなく、ゲルマニウム、−
族化合物半導体等を用いることもできる。セル
PCは、必ずしもマトリクス状に配列する必要は
なく、ライン状に配列してもよい。

更に、カラーの画像情報を得るためには、セル
PCのマトリクスを、例えば赤Ｒ、緑Ｇ、青Ｂに
対応して構成し、入射光を色フイルタにかけるこ
とによつてＲ、Ｇ、Ｂの光を分離して各セルPC
に入射させるようにすればよい。

以上説明したように、本発明によれば入射光に
よつて生成されるキヤリアが蓄積されるゲート領
域の一部を浅く形成することとしたのでセルの青
感度の低下を防止することができるというすぐれ
た効果を奏する。

【図面の簡単な説明】

第１図Ａは本発明による固体撮像装置の一部を
示す平面図、第１図Ｂは第１図Ａの矢印Ｉから見
た端面図、第２図は第１図Ｂの一部を拡大して示
す端面図、第３図は電気回路の構成を示す回路
図、第４図Ａは本発明による固体撮像装置の他の
実施例を示す平面図、第４図Ｂは第４図Ａの矢印
から見た端面図、第５図ＡないしＮは製造工程
の一例を示す説明図である。 主要部分の符号の説明、１２……チヤンネル領
域、１４……コントロールゲート領域、２４……
ゲート電極、PC……セル。

Claims (1)

1. 【特許請求の範囲】 １ 全体として平板な半導体基板と、 該半導体基板の一方の主面に形成された半導体
   層と、 該半導体層に形成され、第１の導電型の半導体
   の電極領域と、 該電極領域の上に形成された電極層と、 前記半導体層に形成され、第１の導電型とは反
   対の第２の導電型の半導体のゲート領域と、 該ゲート領域の上に形成された誘電体層と、 該絶縁層の上に形成され、前記ゲート領域およ
   び絶縁層とともにコンデンサを形成するゲート電
   極層とを含むセルが複数配列され、 該セルは、該セルに入射する光量に対応するキ
   ヤリアが前記ゲート領域に蓄積され、該蓄積され
   たキヤリアに応じてドレイン電流が流れるSITを
   構成する固体撮像装置において、 前記各ゲート領域は、深い部分と浅い部分と深
   さの異なる領域により構成されていることを特徴
   とする固体撮像装置。 ２ 特許請求の範囲第１項記載の装置において、
   前記深い部分は前記ゲート領域の周縁部に、前記
   浅い部分は該ゲート領域の内側部に形成されてい
   ることを特徴とする固体撮像装置。