JPH04142769A - Icパッケージ - Google Patents

Icパッケージ

Info

Publication number
JPH04142769A
JPH04142769A JP26737090A JP26737090A JPH04142769A JP H04142769 A JPH04142769 A JP H04142769A JP 26737090 A JP26737090 A JP 26737090A JP 26737090 A JP26737090 A JP 26737090A JP H04142769 A JPH04142769 A JP H04142769A
Authority
JP
Japan
Prior art keywords
lead
chip
main body
package
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26737090A
Other languages
English (en)
Inventor
Hideki Yonetani
米谷 英樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26737090A priority Critical patent/JPH04142769A/ja
Publication of JPH04142769A publication Critical patent/JPH04142769A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、絶縁封止体の下部から多数のリード端子が
出された、差込形のICパッケージに関し、特にリード
端子の多数化に対するパッケージの小形化にかかわる。
〔従来の技術〕
従来の差込形のICパッケージの各側を、tIIc9図
、第10図及び第11図に示す。第9図はSrP(Si
ngle In1ine Package)形を示す。
図において、lけICチップで、リードフレームのダイ
パッド2上にグイボンディングされている。3はリード
フレームにより形成された多数のリード配線で、先端部
がリード端子3aをなしている。ICチップ1の各電極
と対応する各リード配線3は、金属細線でワイヤボンデ
ィングされているが図示は略す。4は樹脂封止体などか
らなる絶椴封止体であシ、−側部から各リード端子3a
が出されている。
第10図はD 工P (Dual In1ine Pa
ckage)形を示す。図において、工Cチップlがリ
ードフレームのダイパッド5にグイボンディングされて
いる06はリードフレームにより形成された多数のリー
ド配線で、先端部がリード端子6aをなし、絶縁封止体
7の両側部から出され下向に曲げられている。ICチッ
プ1の各電極と対応する各リード配線6は、金属細線で
ワイヤボンディングされているが図示は略゛す。
第11図はZ I P (Zigzag In1in@
Package)形を示す。図において、ICチップ1
がリードフレームのダイパッド8にダイボンディングさ
れている。リードフレームにより形成された多数のリー
ド配線9の先端部は、リード端子9aをなし、絶縁封止
体4の一側部から出されている。各リード端子9aは交
互に一方側と他方側とに折曲げて下方に延ばされている
。ICチップ1の各電極と対応する各リード配線9とは
、金属細線でワイヤポンディングされているが図示は略
す。各リード端子9aの相互の間隔は、上記第9図のS
IP形よシも狭くでき、プリント基板への実装密度が高
められる。
ICパッケージの寸法(長さX高さX厚さ)(リード端
子を含まず)は、リード端子数や形状によって異なるが
、代表的には次のとおりである。
第9図の12ビンのSIPで30.3 X 8.5 X
 2.8nuo %aE10図の24ピンのDIPで3
1.I X 13.OX 3.8mm 、第11図の2
4ビンのZIPで30.5X8.5X2.8mmである
0 上記のように構成されたICパッケージは、プリント基
板上のソケットなどに差込まれ、外部回路との信号の授
受がなされる。
〔発明が解決しようとする課題〕
上記のような従来のICパッケージでは、入出力電極数
が多く、シかも寸法の小さなICチップを封止したもの
では、SIPの第9図のICパッケージにおいて、IC
チップ1に対する絶線封止体40所要正面面積が大きく
、大部分をリード配線3とすき間とが占めることになシ
、長さが大きくなり、高密度実装を阻害していた。
また、DIPの第10図のICパッケージにおいて、I
Cチップ1に対する絶縁封止体7の所要平面面積はSI
Pに比べ小さくなるが、プリント基板上に実装されたI
Cパッケージの占有面積が大きく、高密度実装には適当
でなかった。
高密度実装に適した構潰のZIPの第11図のICパッ
ケージにおいても、入出力電極数が非常に多く、シかも
寸法が非常に小さなICテップ1f:封入した場合、絶
縁封止体4の正面面積の大部分はリード配線9で占めら
れ、ICチップ1の占有面積に対し大きなものとなり、
長さが大きく、高密度実装に制約を生じていた。
上記のように、小形化されたICチップであっても、リ
ード端子数が多くなると、絶縁封止体の所要面積が大き
くなり、プリント基板などへの高密度実装に不都合であ
るという問題点があった。
この発明は、このような問題点を解決するためになされ
たもので、入出力電極数が多く、寸法を小さくしたIC
チップ及び多数のリード配線を封入しであるが、従来の
ものより小形化され、プリント基板などへのより高密度
実装が得られるICパッケージを得ることを目的として
いる。
〔課題を解決するための手段〕
この発明にかかるICパッケージは、絶線基板の本体部
の一側部から複数の支柱部を出し、本体部面側にICチ
ップを装着し、本体部から支柱部の外周にかけて複数木
兄のリード配線を形成し、各リード配線の先端部をリー
ド端子とし、支柱部外周に付着し、上記ICチップ部及
びリード配線部を絶縁封止体で封止しており、上記支柱
部を下方にし差込み実装するようにしたものである。
〔作用〕
この発明においては、入出力電極数が多く小形化された
工Cチップに対し、絶縁基板に多数のリード配線が配置
されていて、各リード端子は突出した支柱部の外周に沿
って付着されておシ、リード端子の配置密度が高められ
る。したがって、絶縁封止体の長さが短縮され、プリン
ト基板などへの高v!!度実装ができる。
〔実施例〕
第1図はこの発明の一実施例による差込形のICパッケ
ージを示す。図において、11は絶縁基板で、四角状の
本体部11aの一側部から下方に複数(図では4本)の
支柱部111)が出されている。
支柱部111)は第1図(d)で示すように、断面円形
をなし、外周の1か所に案内溝11cが設けられている
。12は本体部11aに形成されたダイパッドで。
ICチップ1がダイボンディングされている。13は多
数のり一゛ド配線でプリント配線などからなり、本体部
11a面から支柱部111)の外周に沿って配設され、
先端部がリード端子13aをなしている。リード配線1
3は、第1図(a)及び(e)に正面図及び背面図で示
すように、絶縁基板11の表面及び裏面に施されている
。14は表裏のリード配線13を接続するスルーホール
であるoICチップ1の各電極と対応する各リード配線
13とを金属細線でワイヤボンディングしているが、図
示は略す。15は絶縁基板110本体部11a 、 I
 Oチン1部を封止した絶縁封止体で、樹脂封止体など
からなる。
上記円柱状の支柱部11bは本体部11aから緩やかな
曲面で出されていることにより、リード配線13のプリ
ント配線時の断線などを防止する。
第1図(d)に示すように、支柱部111)の外周に6
本のリード端子13aが配設されており、絶糠封止体1
5の長さ方向に対しリード端子13aの配置密度が高め
られ、絶縁封止体15の長さが短縮され、実装密度が高
められる0 第1図のように構成された工Cノくツケージは。
プリント基板などに設けられたソケットに、支柱部11
1)が差込まれ、各リード端子13aがソケットの各端
子の接触片に接触接続される。このとき、支柱部111
)の案内溝11cが、ソケットの案内突起に係合し、各
リード端子13aとソケットの接触片との接触点がずれ
ないようにしている。
第2図はこの発明の第2の実施例による工Cパッケージ
を示し、支柱部が2本出されている。絶縁基板11は本
体部11aから円柱状の支柱部111)が出され、表面
及び裏面に多数のリード配線13が形成され、支柱部1
11)外周に沿った先端部がリード端子13a t−な
している。ダイパッド12上のICチップ1と各リード
配線13と金ワイヤボンディングしているが、図示は略
す。本体部11bとICチップ1部とを絶縁封止体15
で封止している0 こうして、リード端子13a数の割に、絶縁封止体15
の長さが短縮されている。
第3図はこの発明の第3の実施例による工0パッケージ
を示す。図において、21は絶縁基板で、本体部21a
の′−側部から支柱部211)が同一厚さで出されてい
る。各支柱部211)の下方側は横方向に一体に連結さ
れている。絶縁基板21は−様な厚さであり、表裏のプ
リント配線を容易にしている。
22は本体部21aに形成されたダイパッドで、工Cテ
ップ1がダイボンディングされている。23はe縁基板
21の表裏に形成された多数のリード配線で、支柱部2
11)の下方側に至った先端部がリード端子23aをな
し、パッド状に接触面積を広げている。このリード端子
23aにより、相手方のソケット端子との接触範囲が広
くなり、振動などによる接触点のずれが防止される口 ところで、上記実施例によるICパッケージにおいて、
支柱部111)上のリード端子13aの幅を0.511
IIImとすると、支柱部111)の直径は2mmとな
る。また、支柱部11m)の間隔を2rnOmとすると
、ICノくツケージの寸法(長さxi16さX庫さ)(
リード端子を含まず)は、ICチップ入出力端子数が1
2のとき9X6X4mm、24のとき17 X 6 X
 4 mmとなる。
厚さは従来の工Cパッケージの約1.5倍となるが、長
さは、12ビンのS工Pの約1/3.24ビンのDIF
及び24ピンのZIPの約1/2となプ、絶縁封止体1
5内におけるリード配線13の占有面積が減少し、IC
テップ1の面積に対し絶11%正体の所要正面面積の割
合が小さくなる。
また、第3図の第3の実施例のICパッケージにおいて
、リード端子(パッド状)23aの寸法をlX1mm、
リード端子23a部の配線基板21の厚さf 1.2m
mとすると、ICパッケージの寸法(長さ×高さ×摩さ
)(リード端子を含まず)は12.5X9.4X3mm
となり、厚さは従来のICパッケージとほぼ同じで、長
さは24ビンのZIPの約5分の2となる〇 一方、プリント基板上でICパッケージの占有面積は、
第2図に示す第2の実施例では、従来の12ビyの5I
Po約40%、第1図に示す第1の実施例では、従来の
24ピンのDIPの約20%、従来の24ピンのZIP
の約sobとなる。
さらに、第3図に示す第3の実施例では、ICパッケー
ジの占有面積は従来の24ビンのDIPの約15%、従
’来O24ピyOZIPの約40%となる0 このように、多数ピン化に対応し、実装密度が向上され
るものである。
上記第1図、第2図の実施例では、リード端子13aを
支柱部111)に6本宛配置しているが、リード端子の
配置数は、ICチップ1の寸法、入出力電極数によプ適
切な本数を選べばよい。
また、絶縁基板の支柱部の断面形状は、第4図(a) 
、 (b)及び(0)に示すように、円形、長円形及び
四角形、あるいは多角形などの支柱部31t)であって
もよい。
さらに、支柱部の長さ方向形状は、断面円形の場合を例
にとると、第5図(a) 、 (b)及び(0)に示す
ように、円柱状、先端部が面取り又は半球状にされた円
柱状、及び円すい状などの支柱部411)にしてもよい
絶縁封止体15の下部から突出する支柱部111)の配
置は、第6図(a) 、 (b)及び(C)に示すよう
に、1列、2列又はジグザグにしてもよい。
リード端子の支柱部外層への配置は、第7図のように、
リード端子13cの面積を拡大しパッド状にしてもよい
。これにより、ソケット端子との振動による接触点の外
れが防止される。
また、第8図に示す別の実施例では、支柱部51b’1
大径部51cと小径部51dとの同軸2重構造とし、小
径部51(Lの下部を大径部51c下端から突出させ、
それぞれ外周に複数宛のリード端子13d 。
13e f配置している。これによシ、支柱部511)
外周でのリード端子密度をいっそう高めている。
なお、上記実施例では絶縁基板の本体部にダイパッドを
形成し、工Cチップ1を装着しだが、ダイパッドを省き
直接装着してもよい。
〔発明の効果〕
以上のように、この発明によれば、絶縁基板の本体部の
一側部から支柱部を出し、本体部にICチップを装着し
、多数のリード配線を本体部の両面から支柱部の外周に
形成し、各リード配線の先端部をリード端子として支柱
部の外周に配置し、上記本体部とICチップ部を絶縁封
止体で封止し、支柱部を下方・にし差込み実装するよう
にしたので、多数のリード端子であっても、絶縁封止体
の長さが短縮され、プリント基板などへの高密実装が得
られる。
【図面の簡単な説明】
第1図(、) 、 (1))及び(e)はこの発明の一
実施例によるICパッケージの一部断面した正面図、側
面図及び背面図、第1図(d)は第1図(1))の支柱
部の下面図、第2図(a)及びCb)はこの発明の第2
の実施例によるICパッケージの一部断面した正面図及
び側面図、第3図(ロ))及びCb)aこの発明の第3
の実施例によるICパッケージの一部断面した正面図及
び側面図、第4図は第1図の支柱部の断面形状の各変形
例を示す断面図、第5図は第1図の支柱部の長さ方向形
状の各変形例を示す正面図、第6図は第1図の絶411
封止体から出された支柱部の配置の各変形例を示す下面
図、第7図はこの発明の第7の実施例を示す支柱部のリ
ード端子部の斜視図、第8図はこの発明の第8の実施例
を示す支柱部のリード端子部の一部破断した斜視図、第
9図(a)及び(b)は従来の工0パッケージの一部断
面図示す正面図及び側面図、第10図(a)及び(b)
は従来のICパッケージの他の例を示す一部断面で示す
平面図及び側面図、第11図(a)及び(1))は従来
のICパッケージの他の別の例を示す一部断面で示す正
面図及び側面図である。 1・・・ICチップ、11・−・絶縁基板、lla・・
・本体部、11b・・・支柱部、13・・・リード配線
、13a・・・リード端子、130〜13e・・・リー
ド端子、15・・・絶縁封止体、21・・・絶縁基板、
21a・・・本体部、211)・・・支柱部、23・・
・リード配線、23a・・・リード端子、25・・・絶
縁封止体、31kl 、 411+ 、 51k)・・
・支柱部なお、図中同一符号は同−又は相当部分を示す

Claims (1)

    【特許請求の範囲】
  1.  本体部と、この本体部の一側部から出された複数の支
    柱部とからなる絶縁基板、上記本体部の一面側に装着さ
    れたICチップ、上記本体部の両面と上記支柱部にかけ
    て形成され、各先端部がリード端子をなし支柱部の外周
    に付着された多数のリード配線、上記ICチップの多数
    の電極と上記各リード配線を接続する手段、及び上記I
    Cチップ部及び本体部を封止する絶縁封止体を備え、上
    記支柱部を下方にし差込み実装されるICパッケージ。
JP26737090A 1990-10-03 1990-10-03 Icパッケージ Pending JPH04142769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26737090A JPH04142769A (ja) 1990-10-03 1990-10-03 Icパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26737090A JPH04142769A (ja) 1990-10-03 1990-10-03 Icパッケージ

Publications (1)

Publication Number Publication Date
JPH04142769A true JPH04142769A (ja) 1992-05-15

Family

ID=17443894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26737090A Pending JPH04142769A (ja) 1990-10-03 1990-10-03 Icパッケージ

Country Status (1)

Country Link
JP (1) JPH04142769A (ja)

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5227995A (en) High density semiconductor memory module using split finger lead frame
KR20000026955A (ko) 반도체 패키지 및 그 제조방법
KR970030716A (ko) 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
KR100360047B1 (ko) 반도체장치,그의제조방법및실장방법
KR20040014156A (ko) 반도체장치
US5387814A (en) Integrated circuit with supports for mounting an electrical component
JPH02239651A (ja) 半導体装置およびその実装方法
US6531769B2 (en) Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
JP2001156251A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP2007180077A (ja) 半導体装置
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
US20020014691A1 (en) Multiple line grid array package
JPH04142769A (ja) Icパッケージ
JPH0582582A (ja) 半導体装置
KR100232221B1 (ko) 반도체 패키지 및 그 제조 방법
JPH04196253A (ja) 半導体装置用パッケージ
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH0821668B2 (ja) 立設実装形半導体装置
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JP2655118B2 (ja) 半導体装置
JPS62104149A (ja) 集積回路チツプ・モジユ−ル
JPH0969587A (ja) Bga型半導体装置及びbgaモジュール