JPH04142625A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特にマイクロ命令エリア
とテーブルエリアとを共用するコントロール・ストレッ
ジに対する書き込み処理を行う情報処理装置に関する。

〔従来の技術〕

従来の情報処理装置においてコントロールストレッジは
マイクロ命令エリアのみから成り、書き込みを行うのは
イニシャル・ローディング時だけであるため特別な書き
込み保護は行っ、ておらず、また、読み出しが随時必要
となるテーブルエリアを共用しているコントロールスト
レッジにおいても何ら書き込みに対する保護を行ってい
ない。

〔発明が解決しようとする課題〕

上述した従来の情報処理装置において、コントロールス
トレッジは書き込みの保護が成されていないため何らか
の要因によりテーブルエリアを書き替えるためのライト
アドレスが不正となってマイクロ命令エリアが破壊され
たとしても、プロセッサには認識できないのでプロセッ
サは何事もなかったように処理を続行する。その後、破
壊されたマイクロ命令エリアの処理を実行すると、当然
のことながら不正な処理を実行し、結果的にホールトま
たはストール等の異常となり、異常を検出した時点では
既に処理が進んでしまいマイクロ命令が破壊された時点
にまで遡って原因を究明するということができず、マイ
クロ命令も一部破壊されてしまっているため、復旧には
再立ち上げから行わざるを得ないという欠点がある。

〔課題を解決するための手段〕

本発明の情報処理装置は、メモリの記憶領域がマイクロ
命令エリアとテーブルエリアとで共用されるコントロー
ルストレッジと、このコントロールストレッジのデータ
に書込禁止ビットを付加し前記コントロールストレッジ
へのデータ書き込み命令を実行する処理前半でライトア
ドレスに記憶されている既存データの前記書込禁止ビッ
トを読み出し保持するライトチェック回路と、このライ
トチェック回路に保持されている値の結果により処理後
半で現在実行されている書き込み命令を抑止するかどう
かの指示を与える書込抑止回路と、この書込抑止回路が
セットされた場合に前記コントロールストレッジの書き
込み処理で異常が発生したことをプロセッサに報告する
ためのトラップ要求を行うエラートラップ回路とを有す
る。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図、第２図は本実施例の
動作を説明するためのタイミング図である。

第１図の本実施例は、メモリがマイクロ命令とテーブル
エリアとで共用されるコントロールストレッジ２のデー
タに書込禁止ビット５を付加し、書き込み処理実行時の
前半でライトアドレスに記憶されている既存データの書
込禁止ビット５を読み出して保持するライトチェック回
路６と、ライトチェック回路６に保持された値の結果に
より処理後半で現在実行されている書き込み命令を抑止
するかどうかの指示を与える書込抑止回路８と、書込抑
止回路８が書き込み抑止を実行した場合に、書き込み処
理の異常についてプロセッサ１に報告するためのトラッ
プを要求するエラートラップ回路９とを有して構成され
る。

次に動作について説明する。

プロセッサ１がコントロールストレッジ２に対して書き
込み命令を実施すると、処理の前半でライトアドレスに
記憶されている既存データの書込禁止ビット５がライト
チェック回路６に取り込まれる。ライトチェック回路６
内のフリップフロップ７は書込み禁止ビット５が“０”
であればリセットされ、“１”であればセットされる。

フリップフロップ７がリセットされている場合、書込抑
止回路８はコントロールストレッジ２に対するライトイ
ネーブル信号をスルーで供給し、データ線１０上のデー
タがコントロールストレッジ２に書き込まれる。

また、フリップフロップ７がセットされている場合、書
込抑止回路８はコントロールストレッジ２に対するライ
トイネーブル信号をマスクすることにより、ライトアド
レスに記憶されている既存データが書き替えられるのを
抑止する。同時に、本来書き込みが行われる筈のないエ
リアに対して書き込み要求が出されているので、エラー
トラップ回路９はフリップフロップ７がセットされてい
ることを受けて、プロセッサ１に対しトラップを発生し
て異常を報告すると共に、その後の異常処理を要求する
。ここで、書込禁止ビット列５は原則としてマイクロ命
令エリアで“１′°、テーブルエリアで°“０°゛にセ
ットされているものとする。

第２図はマイクロ命令エリアに対する書き込み要求が発
行された場合の各部の信号の変化を示したタイミング図
であり、書き込み命令が開始され、ライトアドレスＷＡ
Ｄが確定すると、データ線１０上には既存データＯＤＴ
が出力され、ａ点で書き込み禁止ビットのみがライトチ
ェック回路６内のフリップフロップ７に保持されＷＣＢ
が°°１”′にセットされる。

次に、ｂ点で、書き込み処理は後半に入り、データ線１
０には書き込みデータＷＤＴが出力され、コントロール
ストレッジ２に対するライトイネーブル信号ＷＥがアク
ティブとなるしかし、ＷＣＢが“１″にセットされてい
るため、実際にはコントロールストレッジ２に入力され
ているライトイネーブル信号ＷＥＮはマスクされ、デー
タ線１０上のデータＷＤＴはＷＥの立ち下がりで取り込
まれない。ライトイネーブル信号ＷＥがインアクティブ
となるタイミングでライトチェック回路６からの情報を
受けたエラートラップ回路９は信号ＳＲＰをセットして
プロセッサ１にトラップを要求する。

〔発明の効果〕

以上説明したように本発明は、マイクロ命令エリアとテ
ーブルエリアとを共用しているコントロールストレッジ
に対して書き込みを行うとき、コントロールストレッジ
のデータに付加した書込禁止ビットをチエツクし、書き
込みが禁止されているエリアに対する書き込みであると
判断すると、書き込み処理を抑止しプロセッサにトラッ
プ要求を発行することにより、マイクロ命令が破壊され
ることに起因する以後の不正動作を未然に防止すると共
に、異常が発生した時点ですぐに異常処理に入るため、
マイクロ命令の内容も破壊されていないため、解析がで
き復旧が容易になるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するためのタイミング図である。 １・・・プロセッサ、２・・・コントロールストレッジ
、３・・マイクロ命令エリア、４・・・テーブルエリア
、５・・・書込禁止ビット列、６・・ライトチェック回
路、７・・フリップフロップ、８・・書込抑止回路、９
・・・エラートラップ回路、１０・・・データ線。

Claims (1)

【特許請求の範囲】
1. メモリの記憶領域がマイクロ命令エリアとテーブルエリ
   アとで共用されるコントロールストレッジと、このコン
   トロールストレッジのデータに書込禁止ビットを付加し
   前記コントロールストレッジへのデータ書き込み命令を
   実行する処理前半でライトアドレスに記憶されている既
   存データの前記書込禁止ビットを読み出し保持するライ
   トチェック回路と、このライトチェック回路に保持され
   ている値の結果により処理後半で現在実行されている書
   き込み命令を抑止するかどうかの指示を与える書込抑止
   回路と、この書込抑止回路がセットされた場合に前記コ
   ントロールストレッジの書き込み処理で異常が発生した
   ことをプロセッサに報告するためのトラップ要求を行う
   エラートラップ回路とを有することを特徴とする情報処
   理装置。