JPH04136988A

JPH04136988A - 画像表示装置，画像表示方法及び画像合成処理装置

Info

Publication number: JPH04136988A
Application number: JP2259362A
Authority: JP
Inventors: Yoko Sawada; 澤田　陽子
Original assignee: Fujitsu Ltd; Fujitsu Electronics Inc
Current assignee: Fujitsu Ltd; Fujitsu Electronics Inc
Priority date: 1990-09-28
Filing date: 1990-09-28
Publication date: 1992-05-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目次〕・概要・産業上の利用分野・従来の技術（第１０．第１１図）・発明が解決しようとする課題・課題を解決するための手段（第１〜第３図）・作用・実施例（第４図〜第９図）・発明の効果〔概要〕画像表示装置及び画像合成処理装置、特に画面に文字や
図形の表示処理をするオンスクリーンデイスプレィ（以
下Ｏ３Ｄという）コントローラ等のキャラクタデータの
縁取り・補間処理をする際のアドレス発生装置及びその
応用装置に関し、該縁取り・補間処理をする基準点のア
ドレス値に対して±１の演算処理をすることなく、アド
レス発生方法を工夫して回路規模の縮小化を図ること、
及びその処理の高速化を図ることを目的とし、画像表示
装置は、少なくとも、水平同期信号と垂直同期信号とに
基づいて複数の第１のアドレスを出力する第１の信号出
力手段と、前記水平同期信号と垂直同期信号とに基づい
て複数の第２のアドレスを出力する第２の信号出力手段
と、前記第１のアドレスを一時保持する第１の信号保持
手段と、前記第２のアドレスを一時保持する第２の信号
保持手段と、前記第１のアドレス又は一時保持された第
１のアドレスを選択出力する第１の信号選択手段と、前
記第２のアドレス又は一時保持された第２のアドレスを
選択出力する第２の信号選択手段と、前記第１のアドレ
ス又は一時保持された第１のアドレスと外部制御信号と
に基づいて第１の画像表示データの書込み／読出しをす
る第１の記憶手段と、前記第２のアドレス又は一時保持
された第２のアドレスと第１の画像表示データに基づい
て第２の画像表示データを出力する第２の記憶手段と、
前記第１．第２の信号保持手段及び第１．第２の信号選
択手段の入出力を制御する制御手段とを具備しているこ
とを含み構成し、画像合成処理装置は、外部制御信号、
水平同期信号及び垂直同期信号に基づいてキャラクタ表
示データを出力する画像表示手段と、前記キャラクタ表
示データと外部画像入力データとに基づいて合成画像出
力データを出力する画像合成手段と、前記画像表示手段
及び画像合成手段の入出力を制御する表示制御手段とを
具備し、前記画像表示手段が前記画像表示装置から成る
ことを含み構成する。

〔産業上の利用分野〕

本発明は、画像表示装置１画像表示方法及び画像合成処
理装置に関するものであり、更に詳しく言えば、画面に
文字や図形の表示処理をするＯ３Ｄコントローラ等のキ
ャラクタデータの縁取り・補間処理をする際のアドレス
発生装置、その処理方法及びその応用装置に関するもの
である。

近年、コンピュータやテレビ等の画像処理分野において
、表示画面中に文字や図形を表示処理するＯ５Ｄコント
ローラの高機能化、多機能化に伴いＬＳＩ（半導体集積
回路装置）の回路規模が益々大きくなる傾向にある。

ところで、従来例の○ＳＤコントローラによれば、文字
や図形を表示画面に合成表示処理する際に、該表示画面
の背景色等によって、その文字を構成するキャラクタデ
ータ（以下フォントデータともいう）の点（ドツトデー
タ）と点との間に点を補う縁取り、補間処理が行われる
。

これによれば、キャラクタデータのある点について縁取
り・補間処理をする場合、その点の上下・左右のアドレ
スが参照されている。例えば、その点を基準にしてラス
タ走査され、被処理ラスタの基準点のラスタアドレス値
に±１が演算処理され、該アドレスの再読出し処理をす
ることにより補間位置が特定されている。

しかし、表示文字数の増加に伴いアドレス発生処理の高
速化の妨げとなること、及びラスタアドレス値の±１の
演算処理回路の増大によるＬＳＩの高集積、高密度化の
支障となるという問題がある。

そこで、縁取り・補間処理をする基準点のアドレス値に
対して±１の演算処理をすることなく、アドレス発生方
法を工夫して回路規模の縮小化を図ること、及びその処
理の高速化を図ることができる装置、方法及び応用装置
が望まれている。

〔従来の技術〕

第１０．１１図は、従来例に係る説明図である。

第１０図は、従来例に係る画像表示装置の構成図である
。

図において、表示画面中に文字や図形を表示処理するＯ
３Ｄコントローラ等の画像表示装置は、行アドレスカウ
ンタ１．ラスタカウンタ２．第１゜第２の演算回路３．
４．第１．第２のセレクタ５Ａ、５Ｂ、列カウンタ６、
ビデオＲＡＭ７．”ｌ−ヤラクタＲＯＭＢ、アドレス選
択制御回路９．パラレルシリアル変換回路１０から成る
。

当該装置の機能は、ます、水平同期信号Ｈ３と垂直同期
信号■Ｓとに基づいて行アドレスカウンタ１により行ア
ドレスＡＤＤ１ｉ　［ｉ＝０．　１．　２３・・・ｎと
する〕が出力され、また、水平同期信号Ｈ３と垂直同期
信号■Ｓとに基づいてラスタカウンタ２によりラスタア
ドレスＡｏＤ２ｊ　〔ｊ＝ｏ、　　１゜２．３・・・ｎ
とする〕が出力される。

ここで、行アドレスＡ　ＤＤＩ　ｉはアドレス選択制御
回路９からの制御信号ＳＣに基づいて第１の演算回路３
により±１が演算処理され、ラスタアドレスＡ　ＤＤ２
ｊは同様に制御信号ＳＣに基づいて−１が演算処理され
る。また、行アドレスＡＤＤ１ｉ又は±１が演算処理さ
れた行アドレスＡＤＤ１ｉ±１はアドレス選択制御回路
９からの制御信号ＳＣに基づいて第１のセレクタ５Ａに
より選択出力される。なお、行アドレスＡＤＤＩｉの±
１の演算処理は、キャラクタドツトパターンの必要に応
じて排他的に」−１又は−ｌの加算処理により行われる
。

これにより、行アドレスＡＤＤ１ｉ又は行アドレスＡＤ
Ｄ１ｉ±１と列カウンタ６のドツトクロックＣＬＫとに
基づいてビデオＲＡＭ７によりキャラクタコードＤｌｌ
が読み出される。

さらに、ラスタアドレスＡ　ＤＤ２ｊ又は−１が演算処
理されたラスタアドレスＡＤＤ２ｊ−１がアドレス選択
制御回路９からの制御信号ＳＣに基づいて第２のセレク
タ５Ｂにより選択出力される。

これにより、ラスタアドレスＡ　ＤＤ２ｊ又は−１が排
他的に演算処理されたラスタアドレスＡ　ＤＤ２ｊＩと
キャラクタコードＤ１１とに基づいてキャラクタＲＯＭ
８により、キャラクタデータＤ２１が出力される。キャ
ラクタデータＤ２１は、その後、ドツトクロックＣＬＫ
に基づいてパラレルシリアル変換回路１０よりキャラク
タドットパターンデークＤ０Ｔとして出力される。

第１１図（ａ）〜（ｃ）は、従来例に係る画像処理方法
の説明図であり、同図（ａ）は、縁取り処理を説明する
画像表示パターンを示している。

同図（ａ）において、文字や図形等のキャラクタパター
ンＰ　Ａｌｌに縁取りパターンＰ　Ａ２１を合成する場
合、まず、キャラクタパターンＰ＾１１の続出し処理を
する。この際に、第１０図の行アドレスＡＤＤ１ｉ、行
アドレスＡＤＤ１ｉ＋１又はＡＤＤ１ｉ−１と外部制御
信号ＣＬＫとに基づいてビデオＲＡＭ７によりキャラク
タコードＤｌｌが読み出される。

次に、同図（ｂ）において、読出し処理に基づいてキャ
ラクタパターンＰＡＩＬのドツトパターンＵＰｋに係る
ラスタアドレスＡＤＤ２１の発生処理をする。

この際に、ラスタアドレスＡＤＤ２１の上下・左右のア
ドレスの参照処理をする。例えば、Ａ点を基準にして列
方向にラスタ走査し、被処理ラスタ■のラスクアドレス
値Ａ　００２１に−１が演算処理される。

この演算結果により、ラスタアドレスＡ　００２０には
ドツトパターンＵＰｋが存在しない部分として参照され
、その後、該アドレスＡ　Ｄ［１２０が再読出し処理さ
れる。これにより、縁取りパターンＰ　Ａ２１を合成す
る補間位置を特定することができる。

この再読出し処理されたラスタＩの補間位置−アドレス
Ａ　００２０に同図（Ｃ）に示すように縁取りパターン
Ｐ　Ａ２１が縁取り・補間処理される。

次に、ラスタ■については、先の被処理ラスタＩのラス
クアドレス値Ａ　ＤＤ２０に＋１が演算処理され、ラス
クアドレス値ＡＤＤ２１が発生される。これにより、該
ラスタアドレスＡＤＤ２１の左右のアドレス値の参照処
理され、ドツトパターンＵＰｋの左右に縁取りパターン
Ｐ　Ａ２１が縁取り・補間処理される。

次いで、ラスタ■については、順次、先の被処理ラスタ
Ｈのラスクアドレス値Ａ　００２１に＋１が演算処理さ
れ、ラスクアドレス値Ａ　００２２が発生される。これ
により、該ラスタアドレスＡＤＤ２１の左右のアドレス
値の参照処理され、ドツトパターンＵＰｋの左右に縁取
りパターンＰ　Ａ２１が縁取り・補間処理される（同図
（ｃ）参照）。

これにより、文字や図形等のキャラクタパターンＰ　Ａ
ｌｌに縁取りパターンＰ　Ａ２１が縁取り・補間処理さ
れたキャラクタドツトパターンデータＤＯＴをドツトク
ロックＣＬＫに基づいてパラレルシリアル変換回路１０
から出力することができる。

〔発明が解決しようとする課題〕

ところで、従来例によれば、キャラクタデータのある点
について縁取り・補間処理をする場合、その点の上下・
左右のアドレスが参照されている。

例えば、その点を基準にしてラスタ走査され、被処理ラ
スタの基準点のラスクアドレス値に±１が演算処理され
、該アドレスの再読出し処理をすることにより補間位置
を特定している。

このため、ユーザの使用態様の要求から表示文字数の増
加した場合に、各ドツトパターン毎にラスクアドレス値
の±１を演算処理する第１．第２の演算処理回路が必要
となる。このことで、加算器の設置数の増加が余儀無く
されたり、加算器の桁Ｆげ処理等に多く遅延時間を招く
こととなる。

これにより、アドレス発生処理の高速化の妨げとなった
り、演算処理回路の増大によるＬＳＩの高集積、高密度
化の支障となるという問題がある。

本発明は、かかる従来例の問題点に鑑みて創作されたも
のであり、縁取り・補間処理をする基準点のアドレス値
に対して±１の演算処理をすることなく、アドレス発生
方法を工夫して回路規模の縮小化を図ること、及びその
処理の高速化を図ることが可能となる画像表示装置１画
像表示方法及び画像合成処理装置の稈供を目的とする。

〔課題を解決するための手段〕

第１図は本発明に係る画像表示装置の原理図、第２図（
ａ）〜（ｃ）は本発明に係る画像表示方法の原理図、第
３図は本発明に係る画像合成処理装置の原理図をそれぞ
れ示している。

本発明の画像表示装置は第１図に示すように、少なくと
も、水平同期信号Ｈ３と垂直同期信号■Ｓとに基づいて
複数の第１のアドレスＡＤＤ１ｉ［ｉ＝１．２．３・・
・ｎ］を出力する第１の信号出力手段１１と、前記水平
同期信号ＨＳと垂直同期信号ＶＳとに基づいて複数の第
２のアドレスＡ　ＤＤ２ｊ〔ｊ＝１．２．３・・・ｎ〕
を出力する第２の信号出力手段１２と、前記第１のアド
レスＡＤＤ１＋を一時保持する第１の信号保持手段１３
と、前記第２のアドレスＡ　ＤＤ２ｊを一時保持する第
２の信号保持手段１４と、前記第１のアドレスＡＤＤ１
ｉ又は一時保持された第１のアドレスＡＤＤ１ｉを選択
出力する第１の信号選択手段１５と、前記第２のアドレ
スＡＤＤ２ｊ又は一時保持された第２のアドレスＡＤＤ
２ｊを選択出力する第２の信号選択手段１６と、前記第
１のアドレスＡＤＤ１ｉ又は一時保持された第１のアド
レスＡＤＤ１ｉと外部制御信号ＣＬＫとに基づいて第１
の画像表示データＤＩの書込み／読出しをする第１の記
憶手段１７と、前記第２のアドレスＡＤＤ２ｊ又は一時
保持された第２のアドレスＡＤＤ２ｊと第１の画像表示
データＤＩに基づいて第２の画像表示データＤ２を出力
する第２の記憶手段１８と、前記第１．第２の信号保持
手段１３．１４及び第１、第２の信号選択手段１５．１
６の入出力を制御５御する制御手段１９とを具備していることを特徴とする
。

また、本発明の画像表示方法は第２図（ａ）に示すよう
に、第１の画像表示パターンＦＡＩに第２の画像表示パ
ターンＰＡ２を縁取り・補間処理する方法であって、同
図（Ｃ）のフローチャートに不すように、まず、ステッ
プＰＩで前記第１の画像表示パターンＰＡＩの単位画像
パターンＵＰｋ［ｋ＝Ｉ、　　Ｉｒ、　Ｉ［［・・・〕
の読出し処理をする第１の表示アドレスＡＤＤ２１の発
生処理をし、次いで、ステップＰ２で前記発生処理され
た第１の表示アドレスＡＤＤ２１の記憶処理をし、次に
、ステップＰ３で前記記憶処理された第１の表示アドレ
スＡ　００２１に基づいて前記第１の画像表示パターン
ＦＡＩと第２の画像表示パターンＰＡ２との縁取り・補
間処理をし、その後、ステップＰ４で前記縁取り・補間
処理に基づいて第２の表示アドレスＡ　ＤＤ２２の発生
処理をし、さらに、ステップＰ５で前記発生処理された
第２の表示アドレスＡ　ＤＤ２２の記憶処理をし、次い
で、ステップＰ６で前記記憶処理された第２の表示アド
レスＡ　ＤＤ２２に基づいて前記第１の画像表示パター
ンＦＡＩと第２の画像表示パターンＰ＾２との縁取り・
補間処理をし、ステップＰ７で、順次、前回に記憶処理
された第ｎ−１〔ｎ＝１．　２．　３・・・ｉ〕の表示
アドレスＡＤＤ２ｎ−１に基づいて発生処理された第ｎ
の表示アドレスＡ　ＤＤ２ｎにより、前記第１の画像表
示パターンＰＡＬと第２の画像表示パターンＰＡ２とを
縁取り・補間処理することを特徴とする。

さらに、本発明の画像合成処理装置は、第３図に示すよ
うに外部制御信号ＣＬＫ、水平同期信号Ｈ５及び垂直同
期信号ＶＳに基づいてキャラクタ表示データＤ３を出力
する画像表示手段２０と、前記キャラクタ表示データＤ
２１と外部画像入力データＤＩＮに基づいて合成画像出
力データＶＯＭを出力する画像合成手段２１と、前記画
像表示手段２０及び画像合成手段２１の入出力を制御す
る表示制御手段２２とを具備し、前記画像表示手段２０
が前記画像表示装置から成ることを特徴とし、上記目的
を達成する。

〔作用〕

本発明の画像表示装置によれば、第１．第２の信号出力
手段１１，１２、第１．第２の信号保持手段１３，１４
．第１．第２の信号選択手段１５゜１６、第１．第２の
記憶手段１７．１８及び制御手段１９が具備されている
。

例えば、水平同期信号Ｈ３と垂直同期信号ＶＳとに基づ
いて第１．第２の信号出力手段１１，１２から第１のア
ドレスＡ　００１　ｉ及び第２のアドレスＡ　Ｄ１）２
ｊが出力処理され、該第１．第２のアドレスＡＤ口１　
ｉ　　Ａ　ＤＤ２ｊが制御手段１９に基づいて第１゜第
２の信号保持手段１３．１４により一時保持処理される
。

また、第１．第２のアドレスＡＤＤ１ｉ、　ＡＤＤ２ｊ
又は一時保持された第１又は第２のアドレスＡＤＤ１ｉ
Ａ　ＤＤ２ｊが制御手段Ｉ９に基づいて第１．第２の信
号選択手段１５．１６により第１又は第２の記憶手段１
７．１’８に選択出力処理される。ここで、第１のアド
レスＡＤＤ１ｉ又は一時保持された第１のアドレスＡＤ
Ｄ１ｉと外部制御信号ＣＬＫとに基づいて第１の記憶手
段１７により第１の画像表示データＤ１が書込め／続出
し処理される。また、第２のアドレスＡ　ＤＤ２ｊ又は
一時保持された第２のアドレスＡ　ＤＤ２ｊと第１の画
像表示データＤＩに基づいて第２の記憶手段１８より第
２の画像表示データＤ２が出力処理される。

このため、第１の画像表示データＤＩに基づくキャラク
タパターンのある点について縁取り・補間処理をする場
合、従来例のような被処理ラスタの基準点の第２のアド
レス（ラスタアドレス）ＡＤＤ２ｊ値に±１の演算処理
をすることなく、第２の画像表示データ（キャラクタド
ツトパターンデータ）Ｄ２に係る第２のアドレスＡ　Ｄ
Ｄ２ｊを発生することが可能となる。

これにより、表示文字数の増加した場合であっても、従
来例のような第１．第２の演算処理回路が不要になるこ
とからＬＳＩの高集積、高密度化を図ることが可能とな
る。

また、本発明の画像表示方法によれば、第２図（ａ）に
示すように、第１の画像表示パターンＰ八１に第２の画
像表示パターンＰＡ２を縁取り・補間処理する場合、同
図（ｃ）のフローチャートに示すように、順次、ステッ
プＰ８で前回に記憶処理された第ｎ−１の表示アドレス
ＡＤＤ２ｎ−１１こ基づいて第ｎの表示アドレスＡ　Ｄ
Ｄ２ｎの発生処理をしている。

このため、従来例のような基準点のアドレス値に対する
±１の演算処理をすることなく、第２の画像表示データ
（キャラクタドツトパターンデータ）Ｄ２に基づく第２
のアドレスＡ　ＤＤ２ｊが発生処理されることから画像
処理の高速化を図ることが可能となる。例えば、従来例
のラスタアドレス値±１の演算処理の際の桁上げ処理等
による遅延時間に比べて、前回に記憶処理された第ｎ−
１の表示アドレスＡＤＤ２ｎ−１の読出し処理時間に縮
減することが可能となる。

これにより、表示文字数の増加した場合であっても、画
面に文字や図形の表示処理をするＯ３Ｄコントローラ等
のキャラクタデータの縁取り・補間処理の高速に実行す
ることが可能となる。このことで、画像表示処理の高速
化を図ることが可能となる。

さらに、本発明の画像合成処理装置によれば、画像表示
手段２０１画像合成手段２１及び表示制御手段２２が具
備され、該画像表示手段２０が上記画像表示装置から成
っている。

例えば、外部制御信号ＣＬＫ、水平同期信号Ｈ５及び垂
直同期信号ＶＳに基づいて画像表示装置により、キャラ
クタ表示データＤ２１．すなわち、第２の画像表示デー
タ（キャラクタドツトパターンデータ）Ｄ２が発生され
ると、表示制御手段２２に基づいて、該キャラクタ表示
データＤ２１が画像合成手段２１に出力される。画像合
成手段２１では、該キャラクタ表示データＤ２１と外部
画像入力データＤＩＮとが縁取り・補間処理され、その
合成画像出力データＶＯＭが次段のデイスプレィ装置（
ＣＲＴ装置）等に出力される。

このため、デイスプレィ装置（ＣＲＴ装置）等の表示画
面の背景色に基づく縁取り色により文字や図形等の表示
処理を高速に実行することが可能となる。このことから
、表示文字数の増加した場合であっても、該表示処理に
十分対処することができる。

これにより、高信頼度かつ高速処理可能なＯ３Ｄコント
ローラを提供することが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明をす
る。

第４〜第９図は、本発明の実施例に係る画像表示装置３
画像表示方法及び画像合成処理装置を説明する図であり
、第４図は、本発明の実施例に係る画像表示装置の構成
図を示している。

図において、表示画面中に文字や図形を表示処理するＯ
３Ｄコントローラ等の画像表示装置は、行アドレスカウ
ンタ３１．ラスタカウンタ３２゜行アドレスラッチ回路
３３．ラスクラッチ回路３４、第１．第２のセレクタ３
５，３６．列カウンタ２３．ビデオＲＡＭ３７．キャラ
クタＲＯＭ３８、アドレス選択制御回路３９．パラレル
シリアル変換回路２４から成る。

すなわち、３Ｉは第１の信号出力手段１１の一実施例と
なる行アドレスカウンタであり、水平同期信号Ｈ３と垂
直同期信号ｖＳとに基づいて複数の第１のアドレスＡＤ
Ｄ１ｉの一例となる行アドレスＡ　００１　ｉを出力す
るものである。

３２は第２の信号出力手段１２の一実施例となるラスク
カウンタであり、水平同期信号Ｈ３と垂直同期信号■Ｓ
とに基づいて複数の第２のアドレスＡ　ＤＤ２ｊの一例
となるラスクアドレスＡ　ＤＤ２ｊを出力するものであ
る。

３３は第１の信号保持手段１３の一実施例となる行アド
レスラッチ回路であり、行アドレスＡＤＤｌ量を一時保
持するものである。また、行アドレスランチ回路３３は
アドレス選択制御回路３９からの第１の制御信号ＳＣＩ
によりラッチタイミングやその入出力が制御される。

３４は第２の信号保持手段１４の一実施例となるラスク
ラッチ回路であり、ラスクアドレスＡＤＤ２ｊを一時保
持するものである。ラスクラッチ回路３４は、行アドレ
スラッチ回路３３と同様にアドレス選択制御回路３９か
らの第１の制御信号ＳＣＩによりラッチタイミングやそ
の入出力が制御される。なお、ラスクラッチ回路３４は
ラスクアドレスラッチレジスタＢＡＲ，ＰＡＲから構成
される。その動作については、第５図（ｃ）において説
明をする。

３５は第１の信号選択手段１５の一実施例となる第１の
セレクタであり、行アドレスＡＤＤ１ｉ又は一時保持さ
れた行アドレスＡＤＤ１ｉを選択出力するものである。

第１のセレクタ３５は、アドレス選択制御回路３９から
の第２の制御信号ＳＣ２により入出力が制御される。

３６は第２の信号選択手段１６の一実施例となる第２の
セレクタであり、ラスクアドレスＡ　ＤＤ２ｊ又は一時
保持されたラスクアドレスＡＤＤ２ｊを選択出力するも
のである。第２のセレクタ３６は、第１のセレクタ３５
と同様にアドレス選択制御回路３９からの第２の制御信
号ＳＣ２により入出力が制御される。

３７は第１の記憶手段１７の一実施例となるビデオＲＡ
Ｍであり、行アドレスＡＤＤ１ｉ又は一時保持された行
アドレスＡＤＤ１ｉと外部制御信号ＣＬＫの一例となる
ドツトクロックとに基づいて第１の画像表示データＤ１
の一例となるキャラクタコードの書込み／読出しをする
ものである。

３８は第２の記憶手段１８の一実施例となるキャラクタ
ＲＯＭであり、ラスクアドレスＡＤＤ２ｊ又は一時保持
されたラスクアドレスＡ　ＤＤ２ｊとキャラクタコード
ＤＩに基づいて第２の画像表示データＤ２の一例となる
キャラクタデータを出力するものである。なお、第７図
に、キャラクタＲＯＭ３８に格納されている行アドレス
行アドレスＡＤＤＩ〜ＡＤＤ１２Ｘ列アドレス２４のキ
ャラクタパターンｒＡ、　　Ｂ、　　Ｃ・・・ｃＪの表
示画面の一例を示している。

３９は制御手段１９の一実施例となるアドレス選択制御
回路であり、行アドレスラッチ回路３３゜ラスクラッチ
回路３４及び第１．第２のセレクタ３５．３６の入出力
を制御するものである。

なお、２３は列カウンタであり、ドツトクロックＣＬＫ
に基づいてビデオＲＡＭ３７の書込み／読出しを制御す
るものである。また、２４はパラレルシリアル変換回路
であり、キャラクタＲＯＭ３８から出力されるキャラク
タデータＤ２をパラレルシリアル変換処理してキャラク
タドツトパターンデータＤ２１を出力するものである。

第５図（ａ）〜（ｃ）は、本発明の実施例に係る画像表
示装置の動作を説明する図であり、同図（ａ）は、縁取
り処理を説明する図である。

同図（ａ）において、縁取り処理とはキャラクタパター
ンＦＡＩに縁取りパターンＰＡ２を付加する処理をいう
。これは、コンピュータやテレビ等の画像処理分野にお
いて、表示画面中に文字や図形等の付加情報を表示処理
する際に、該表示画面の背景色等によって、その文字を
構成するキャラクタデータ（以下フォントデータともい
う）の点（ドツトデータ）の回りを黒くすることでカラ
ー映像妨害を減少させている。これにより、キャラクタ
データの点と点との間に点を補う補間処理によって、そ
の解像度の向上を図るものである。

また、同図（ｂ）は補間処理を説明する図である。

同図（ｂ）において、補間処理とはキャラクタパターン
ＦＡＩがＡ、Ｂ、Ｃのように市松模様状に表示された場
合に、そのＡとＣやＢに補間パターンＰＡ３を合成処理
することをいう。

同図（ｃ）は縁取り・補間処理を説明する表示画面を示
している。

同図（ｃ）において、横方向は電子ビームの走査方向（
水平走査線方向）であり、縦方向は垂直走査方向を示し
ている。ここで、上位を最上ラスターＯとし、下位を最
下ラスターｎとする。また、ＢＡＲ，ＰＡＲはラスクラ
ッチ回路３４を構成するラスタアドレスレジスタであり
、縁取り・補間処理の際のラスタアドレスＡ　ＤＤ２ｊ
を一時保持するものである。

例えば、キャラクタパターンＦＡＩがラスタ１に表示さ
れる場合、その上位のラスタ０のラスタアドレスＡ　０
０２０がラスタアドレスレジスタＢＡＲにより記憶され
、ラスタｌのラスタアドレスＡＤＤ２１がラスタアドレ
スレジスタＰＡＲにより記憶される。

従って、番号（１）に示すように、上位のラスタアドレ
スレジスタＢＡＲＯのアドレス値Ａ　００２０と下位の
ラスタアドレスレジスタＰＡＲＯのアドレスＡＤＤ２１
とを参照したり、逆に、番号（２）に示すように、下位
のラスタアドレスレジスタＰＡＲＯのアドレス値ＡＤＤ
２１と上位のラスタアドレスレジスタＢＡＲＩのアドレ
スＡ　００２０とを参照しながら当該ラスタ１の縁取り
・補間処理をすることができる。

次に、ラスタ２に表示されるキャラクタパターンＰＡｉ
については、上位のラスタアドレスレジスタＢＡＩＩＯ
の内容がクリアされ、番号（３）に示すように、先の下
位のラスタアドレスレジスタＰＡＲＯの内容とラスタ２
で発生した上位のラスタアドレスレジスタＢＡＲＩのア
ドレス値Ａ　ＤＤ２２とを参照したり、逆に、番号（４
）に示すように下位のラスタアドレスレジスタＢＡＲＩ
のアドレス値Ａ　ＤＤ２２と上位のラスタアドレスレジ
スタＰＡＲＯのアドレスＡＤＤ２１とを参照しながら当
該ラスタ２の縁取り・補間処理をする。

これにより、順次ラスタｎに表示されるキャラクタパタ
ーンＰＡｉについて、上位のラスタアドレスレジスタＢ
ＡＲＯの内容とラスタｎで発生した下位のラスタアドレ
スレジスタＰＡＲｎのアドレス値Ａ　ＤＤ２ｎとを参照
しながら当該ラスタｎの縁取り・補間処理をすることが
できる。

このようにして、本発明の実施例に係る画像表示装置に
よれば、行アドレスカウンタ３１．テスクカウンタ３２
１行アドレスラッチ回路３３．ラスクラッチ回路３４．
第１．第２のセレクタ３５゜３６、ビデオＲＡＭ３７．
キャラクタＲＯＭ３Ｂ及びアドレス選択制御回路３９が
具備されている。

例えば、水平同期信号Ｈ５と垂直同期信号ｖＳとに基づ
いて第１．第２のカウンタＩｆ、１２から第１のアドレ
スＡＤＤ１ｉ及び第２のアドレスＡＤＤ２ｊが出力処理
され、該第１．第２のアドレスＡＤＤ１ｉ、　ＡＤＤ２
ｊがアドレス選択制御回路３９に基づいて第１．第２の
ラッチ回路１３．１４により一時保持処理される。

また、第１．第２のアドレスＡＤＤＩｉ、　ＡＤＤ２ｊ
又は一時保持された行アドレスＡＤＤ１＋やラスタアド
レスＡ　ＤＤ２ｊがアドレス選択制御回路３９の第１゜
第２の制御信号ＳＣＩ、　　ＳＣ２に基づいて第１．第
２のセレクタ３５．３６によりビデオＲＡＭ３７及びキ
ャラクタＲＯＭ３８にそれぞれ選択出力処理される。こ
こで、行アドレスＡＤＤ１ｉ又は一時保持された行アド
レスＡＤＤ１ｉとドツトクロックＣＬＫとに基づいてビ
デオＲＡＭ３７によりキャラクタコードＤ１が書込み／
続出し処理される。また、ラスクアドレスＡＤ口２ｊ又
は一時保持されたラスタアドレスＡＤＤ２ｊとキャラク
タコードＤ１に基づいてキャラクタＲＯＭ３　Ｂよりキ
ャラクタデータＤ２が出力処理される。

このため、キャラクタコードＤ１に基づくキャラクタパ
ターンＰＡｉのある点について縁取り・補間処理をする
場合、従来例のような被処理ラスタの基準点のラスタア
ドレスＡ　ＤＤ２ｊ値に±１の演算処理をすることなく
、キャラクタデータＤ２に係るアドレスＡ　ＤＤ２ｊを
発生することが可能となる。

次に、本発明の実施例に係る画像表示方法について、当
該装置の動作を補足しながら説明をする。

第６図は、本発明の実施例に係る画像表示方法のフロー
チャートであり、第７．第８図は、その補足説明図を示
している。

例えば、第７図に示すようなキャラクタパターンＰＡ１
＝　ｒＡ、Ｂ、Ｃ・・・ＧＪの表示画面の破線円内部分
について縁取り・補間処理等をする場合について説明を
すれば、その拡大図は、第８図のようになる。

なお、本発明の実施例に係る画像表示方法は、８×８ド
ツト方式の場合であり、一つの行アドレスＡＤＤ１ｉの
下位に８ドツトパターンに対するラスタアドレスＡＤＤ
２ｊ　（ｉ＝１．２３−ｎ）が付されるものである。ま
た、１　ドツトパターンＵｐｋＣｋ＝Ｉ、　　ｎ、　　
ＩＩＩ・・・Ｘ・・・〕は、２２２２４４画から成３するものであり、ラスタアドレスＡＤＤ２ｊは行方向に係
る２画素分、の共通アドレスとなる。

ここで、ラスタとはキャラクタＲＯＭ３８における列方
向（横）のトンドパターンＵｐｉの集合パターンをいい
、テレビ（以下ＴＶという）表示における走査線とは異
なる。従って、ラスタと走査線との関係は、例えば、飛
越走査ＴＶ方式の場合では、−ラスタについて、奇数フ
ィールドで２本の走査線、偶数フィールドで２本の合計
４本となる。

第６図において、例えば、第８図の番号１の縁取り・補
間処理をする場合、まず、ステップＰＩでキャラクタパ
ターンＰＡ１＝　ｒＡ、Ｂ、Ｃ・・・」に係る１ドツト
パターンＵｐＩの読出し処理をする。

この際に、行アドレスカウ、ンタ３１と列カウンタ２３
がクリアされ、行−〇２列−〇に一つのキャラクタパタ
ーンＰＡ１−ｒＡ、がビデオＲＡＭ３７より読み出され
る（第８図参照）。

次に、ステ・ンブＰ２でキャラクタパターンＰＡＩの１
ドツトパターンＵｐｌのラスタアドレスＡＤＤ２１の発
生処理をする。この際に、水平同期信号Ｉ（Ｓと垂直同
期信号ｖＳとに基づいてラスタカウンタ３２よりラスタ
■のラスタアドレスＡＤＤ２１が発生する。ここで、ラ
スタＩの一つ前にある半分のラスタをラスタαと定義し
て置くものとする。これは、表示画面の最上位のラスタ
であり、キャラクタパターンＦＡＩは表示されないが縁
取りパターンＰＡ２が必要となるためである。

次いで、ステップＰ３でラスタアドレスＡ　００２１の
記憶処理をする。この際に、アドレス選択制御回路３９
からの第１の制御信号ＳＣＩに基づいてラスクラッチ回
路３４のラスクアドレスラッチレジスタＰＡＲ等により
ラスタアドレスＡＤＤ２１が一時記憶される。

その後、ステップＰ４でラスタｌの画素ｉを基準にして
ラスタαの縁取りパターンＰＡ２の縁取り・補間処理を
する。この際に、ラスタαを被処理ラスタとしてラスタ
カウンタ３２のラスタＩを参照しながら、すなわち、ラ
スタアドレスＡＤＤ２１に基づいて該ラスタαに縁取り
パターンＰＡ２が縁取り・補間処理される。なお、ラス
タαのドツトパターンには、キャラクタパターンＦＡＩ
は表示されないため「０」が書き込まれる。

さらに、ステップＰ５でラスタＩの画素ｉの縁取りパタ
ーンＰＡ２の縁取り・補間処理をする。この際に、ラス
タＴを参照するため、キャラクタパターンＰＡＩに係る
トンドパターンＵｐＩの入力処理をする。例えば、アド
レス選択制御回路３９からの第２の制御信号ＳＣ２に基
づいてラスタカウンタ３２で発生したラスタアドレスＡ
ＤＤ２１が第２のセレクタ３６を介してキャラクタＲＯ
Ｍ３８に出力される。

これにより、列方向のキャラクタパターンＦＡＩに係る
ドツトパターンＵｐｌの左右に縁取りパターンＰＡ２が
縁取り・補間処理され、番号１の縁取り・補間処理が終
了する。

次に、番号１の縁取り・補間処理に基づいて番号２の縁
取り・補間処理をする。

すなわち、ステップＰ６でラスタＩの画素ｉｉの縁取り
パターンＰＡ２の縁取り・補間処理をする。

この際に、ラスタカウンタ３２が更新され、ラスタアド
レスＡ　ＤＤ２２が発生される。また、ラスクラッチ回
路３４に記憶されているラスタアドレスＡＤＤ２１とラ
スタアドレスＡ　ＤＤ２２とに基づいてラスタ■を参照
するため、キャラクタパターンＦＡＩに係るドツトパタ
ーンＵｐｌｒの入力処理をする。例えば、アドレス選択
制御回路３９からの第２の制御信号ＳＣ２に基づいてラ
スタカウンタ３２で発生したラスタアドレスＡ　ＤＤ２
２が第２のセレクタ３６を介してキャラクタＲＯＭ３８
に出力される。

これにより、ラスタ■を被処理ラスタとしてラスタカウ
ンタ３２のラスタ■を参照しながらラスタ■の画素ｉｉ
に縁取りパターンＰＡ２が縁取り・補間処理される。

同様に、ステップＰ７でラスタ■の画素ｉに縁取りパタ
ーンＰＡ２の縁取り・補間処理をする。

また、ステップＰ８でラスタ■の画素ｉｉに縁取りパタ
ーンＰ＾２の縁取り・補間処理をする。

以後、ステップ９で前回に記憶処理されたラスタアドレ
スＡＤＤ２ｎ−１に基づいてラスタアドレスＡ　ＤＤ２
ｎの発生処理をする。これに基づいて番号２の縁取り・
補間処理から下位の番号８までの縁取り・補間処理が実
行される。これにより、−行目の縁取り・補間処理を終
了する。

なお、番号８の縁取り・補間処理では二行目の縁取り・
補間処理を継続するため、−行目の行アドレスＡＤ［ｌ
＋が行アドレスラッチ回路３３に記憶され、行アドレス
カウンタ３１が更新される。

また、−行目と二行目との行間は、ステップＰ１０でラ
スタ■の画素ｉｉに縁取り・補間処理をする〔行間処理
〕。この際に、ラスタ■を被処理ラスタとしてラスタカ
ウンタ３２のラスタ■を参照しながら該ラスタ■の画素
ｉｉに縁取り・補間処理をする。また、ラスタ■のラス
タアドレスＡ　ＤＤ２８は、行アドレスカウンタ３１の
一行目の行アドレスＡＤＤ１となり、ラスタ■は二行目
のアドレスＡＤＤ２となる。これにより、行間の縁取り
・補間処理では行アドレスＡＤＤＩ、ＡＤＤ２に基づい
てラスタ■や■が参照される。このため、キャラクタパ
ターンＦＡＩに係るドツトパターンＵｐｌＸは、アドレ
ス選択制御回路３９からの第１の制御信号ＳＣＩに基づ
いてラスタカウンタ３２で発生した行アドレスＡＤＤＩ
が第１のセレクタ３５を介してビデオＲＡＭ３７に出力
され、同様に第２の制御信号ＳＣ２に基づいてラスタカ
ウンタ３２で発生したラスタアドレスＡ　ＤＤ２９が第
２のセレクタ３６を介してキャラクタＲＯＭ３８に出力
される。

なお、二行目のキャラクタパターンＦＡＩに係るドツト
パターンＵｐＸの縁取り・補間処理以降は、先のステッ
プ２２〜Ｐ９と同様に行われる。これを第ｉ行目の処理
と定義をすれば、ステップｐＨで第ｉ行目の処理終了の
判断をする。この際に、第ｉ行目（ｉ＝１，２，３．・
・・ｎ）の処理が終了しない場合（Ｎｏ）には、ステッ
プＰ２に移行し、第ｉ行目の処理が終了した場合（ＹＥ
Ｓ）には、縁取り・補間処理を終了する。

以上のような画像処理を繰り返すことにより、第７図に
示すような行アドレス×列アドレス＝１０×２４のキャ
ラクタパターンＰへＩ＝　ｒＡ、Ｂ。

Ｃ・・・Ｇ１の縁取り・補間処理を順次実行する。

このようにして、本発明の実施例に係る画像表示方法に
よれば、第８図に示すようなキャラクタパターンＰＡＩ
に縁取りパターンＰＡ２を縁取り・補間処理する場合、
第６図のフローチャートに示すように、順次、ステップ
Ｐ９で前回に記憶処理されたラスタアドレスＡＤＤ２ｎ
−１に基づいて発生処理されたラスタアドレスＡ　ＤＤ
２ｎにより、縁取り・補間処理をしている。

このため、従来例のような基準点のアドレス値に対する
±１の演算処理をすることなく、キャラクタドツトパタ
ーンデータＤ２に係るラスタアドレスＡ　ＤＤ２ｊが発
生処理されることから画像処理の高速化を図ることが可
能となる。例えば、従来例のラスタアドレス値±１の演
算処理の際の桁上げ処理等による遅延時間に比べて、前
回に記憶処理された第ｎ−１の表示アドレスＡＤＤ２ｎ
−１の読出し処理時間に縮減することが可能となる。

第９図は、本発明の実施例に係る画像合成処理装置の構
成図を示している。

図において、画面に文字や図形の表示処理をするＯ３Ｄ
コントローラ等の画像合成処理装置は、画像表示ブロッ
ク４０．ビデオ合成回路４１１表示制御ブロック４２．
信号入カブロック４３．垂直位置制御ブロック４４．水
平位置制御ブロック４５、表示すイズ制御ブロック４６
及び同期制御ブロック４７等から成る。

すなわち、画像表示ブロック４０は画像表示手段２０の
一実施例であり、本発明の実施例に係る画像表示装置が
組み込まれている。画像表示ブロック４０の機能は、外
部制御信号ＣＬＫ、　　Ｃ３，ＳＩ、水平同期信号Ｈ３
及び垂直同期信号■Ｓに基づいてキャラクタ表示データ
Ｄ３を出力するものである。

画像表示ブロック４０は、第１の実施例に係る列カウン
タ２３に一例となる表示用メモリアドレスカウンタ４０
Ａ１行アドレス及びラスフカうンタ３１．３２の一例と
なる読出しアドレスカウンタ４０Ｂ、第１．第２のセレ
クタ３５．３６の一例となる切換回路４０Ｃ，ビデオＲ
ＡＭ３１の一例となる表示用メモリＲＡＭ４０Ｄ、アド
レス選択制御回路３９の一部を構成するタイミング発生
器４０ＥキヤラクタＲＯＭ３８の一例となるキャラクタ
ジェネレータＲＯＭ４０Ｆ、パラレルシリアル変換回路
２４の一例となる８ビツトシフトレジスタ４０Ｇから成
る。なお、それぞれの機能については説明を省略する（
第４図参照）。

ビデオ合成回路４１は画像合成手段２１の一実施例であ
り、キャラクタ表示データＤ２１と外部画像入力データ
ＤＩＮに基づいて合成画像出力データＤＯＭを出力する
ものである。

表示制御ブロック４２は表示制御手段２２の一実施例で
あり、スクリーン制御レジスタ４２Ａ、フリンキング制
御回路４２Ｂ及び表示制御回路４２Ｃから成る。表示制
御ブロック４２の機能は、外部側御信号５ＣＬＫ　、　
　Ｃ３，Ｓ　ｒ、に基づいて画像表示ブロック４０及び
ビデオ合成回路４１の入出力を制御するものである。例
えば、表示制御ブロック４２は文字表示の抑止、縁取り
処理、リバース（反転表示）処理及びブリンキング（点
滅表示）等の表示制御や内部同期／外部同期の選択を行
うものである。

信号入力ブロック４３は、シリアルパラレル変換回路４
３Ａ、８ビツトラツチ回路４３Ｂ、切換回路４３Ｃ及び
コマンドデコーダ４３Ｄから成る。その機能は、８ビツ
トシリアル転送されてくるコマンドデータや表示データ
をシリアルパラレル変換処理して各ブロックにデータを
出力するものである。

垂直位置制御ブロック４４は、垂直位置レジスタ４４Ａ
及び垂直位置制御回路４４Ｂから成る。その機能は、垂
直同期信号■Ｓに基づいて画面の垂直方向の表示開始位
置の制御をするものである。

水平位置制御ブロック４５は、水平位置レジスタ４５Ａ
及び水平位置制御回路４５Ｂから成る。その機能は、水
平同期信号ＶＳに基づいて発生されたドツトクロックＣ
ＬＫにより両面の水平方向の表示開始位置の制御をする
ものである。

表示すイズ制御ブロック４６は垂直・水平文字サイズレ
ジスタ４６Ａ、垂直・水平文字サイズ制御回路４６Ｂか
ら成る。その機能は、表示制御データに基づいて表示文
字の水平方向（横）、垂直方向（縮）のサイズ制御をす
るものである。

同期制御ブロック４７は、同期分離制御回路４７Ａ、ド
ツトクロツタ発生回路４７Ｂ、同期検出回路４７Ｃ２同
期信号発生器４７Ｄ、簡易ビデオ信号発生器（ＮＴＳＣ
）４７Ｅ及びカラーバーストクロック発生器４７Ｆから
成る。その機能は、ＮＴＳＣ方式の複合同期信号から水
平同期信号Ｈ３及び垂直同期信号■Ｓの分離・検出をし
たり、文字表示の基準信号となるドツトクロックＣＬＫ
を発生するものである。例えば、ドツトクロックＣＬＫ
は、ビデオ信号の色位相を同期させる際の色副搬送波（
２ｆｓ　、　　ｆ　ｓ　＝３．５７９５）の発振の停止
／再開の制御に使用されている。

また、簡易ビデオ信号発生器４７Ｅにより、カラバース
トクロック発生器４７Ｆで発生された７、１５９０９　
　（Ｍｕｚ）　ツクロックからＮＴＳＣ方式の同期信号
（水平同期信号Ｈ３及び垂直同期信号ＶＳ）と内部発生
ビデオ信号を生成するものである。

このようにして、本発明の実施例に係る画像合成処理装
置によれば、画像表示ブロック４０．ビデオ合成回路４
１１表示制御ブロック４２．信号入カブロック４３．垂
直位置制御ブロック４４゜水平位置制御ブロック４５２
表示すイズ制御ブロック４６及び同期制御ブロック４７
等から成り、画像表示ブロック４０について、本発明の
実施例に係る画像表示装置が組み込まれている。

例えば、ドツトクロックＣＬＫ、水平同期信号Ｈ８及び
垂直同期信号ＶＳに基づいて画像表示ブロック４０によ
り、キャラクタ表示データＤ２１．すなわち、第２の画
像表示データ（キャラクタドツトパターンデータ）Ｄ２
が発生されると、表示制御ブロック４２に基づいて、該
キャラクタ表示データＤ２１がビデオ合成回路４１に出
力される。ビデオ合成回路４１では、該キャラクタ表示
データＤ２１と外部画像入力データＤＩＮとが縁取り・
補間処理され、その合成画像出力データＤＯＭが次段の
デイスプレィ装置（ＣＲＴ装置）等に出力される。

このため、デイスプレィ装置の表示画面の背景色に基づ
く縁取り色により文字や図形等の表示処理を高速に実行
することが可能となる。このことから、表示文字数の増
加した場合であっても、該表示処理に十分対処すること
ができる。

これにより、高信頼度かつ高速処理可能なＯ８Ｄコント
ローラを提供することが可能となる。

〔発明の効果〕以上説明したように、本発明の画像表示装置によれば、
第１．第２の信号出力手段、第１．第２の信号保持手段
、第１．第２の信号選択手段、第１、第２の記憶手段及
び制御手段が具備され、水平同期信号と垂直同期信号と
に基づいて発生された第１のアドレス及び第２のアドレ
スが一時保持処理され、これに基づいて第１の画像表示
データが書込み／続出し処理されている。

このため、第１の画像表示データに基づくキャラクタパ
ターンのある点について縁取り・補間処理をする場合、
従来例のような被処理ラスタの基準点の第２のアドレス
（ラスタアドレス）値に±１の演算処理をすることなく
、第２の画像表示データ（キャラクタドツトパターンデ
ータ）に係る第２のアドレスを発生ずることが可能とな
る。このことで、従来例のような第１．第２の演算処理
回路が不要になることからＬＳＩの高集積、高密度化を
図ることが可能となる。

また、本発明の画像表示方法によれば、第１の画像表示
パターンに第２の画像表示パターンを縁取り・補間処理
する場合、順次、前回に記憶処理された第ｎ−１の表示
アドレスに基づいて第ｎの表示アドレスの発生処理をし
ている。

このため、従来例のような基準点のアドレス値に対する
±１の演算処理をすることなく、第２の画像表示データ
に基づく第２のアドレスが発生処理されることから画像
処理の高速化を図ることが６Ｊ能となる。このことで、
表示文字数の増加した場合であっても、画面に文字や図
形の表示処理をするＯ３Ｄコントローラ等の画像表示処
理の高速化を図ることが可能となる。

さらに、本発明の画像合成処理装置によれば、画像表示
手段１画像合成手段及び表示制御手段が具備され、該画
像表示手段が上記画像表示装置から成っている。

これにより、高信頼度かつ高速処理可能なＯ８Ｄコント
ローラ等の画像合成処理装置の提供に寄与するところが
大きい。

【図面の簡単な説明】

第１図は、本発明に係る画像表示装置の原理図、第２図
は、本発明に係る画像表示方法の原理図、第３図は、本
発明に係る画像合成処理装置の原理図、第４図は、本発明の実施例に係る画像表示装置の構成図
、第５図は、本発明の実施例に係る画像表示装置の動作を
説明する図、第６図は、本発明の実施例に係る画像表示方法のフロー
チャート、第７図は、本発明の実施例に係る表示画面の構成図、第８図は、本発明の実施例に係る表示画面上の行とラス
タとの拡大図、第９図は、本発明の実施例に係る画像合成処理装置の構
成図、第１０図は、従来例に係る画像表示装置の構成図、第１
１図は、従来例に係る画像表示方法の説明図である。（符号の説明）１１・・・第１の信号発生手段、１２・・・第２の信号発生手段、１３・・・第１の信号保持手段、１４・・・第２の信号保持手段、１５・・・第１の信号選択手段、１６・・・第２の信号選択手段、１７・・・第１の記憶手段、１８・・・第２の記憶手段、１９・・・制御手段、２０・・・画像表示手段２１・・・画像合成手段、２２・・・表示制御手段、Ｄｌ・・・第１の画像表示データ、Ｄ２・・・第２の画像表示データ、ＡＤＤ１ｉ、　ＡＤＤ２ｊ、　ＡＤＤ２ｎ　−１、ＡＤ
Ｄ２ｎ−第１゜第２のアドレス、Ｈ３・・・水平同期信号、ＶＳ・・・垂直同期信号、ＣＬト・・外部制御信号、Ｐ＾１・・・第１の画像表示パターン、ＰＡ２・・・第
２の画像表示パターン、Ｕｐｋ・・・単位画像表示パタ
ーン、ＤＩＮ・・・外部画像入力データ、ＤＯＭ・・・合成画像出力データ。

Claims

【特許請求の範囲】

（１）少なくとも、水平同期信号（ＨＳ）と垂直同期信
号（ＶＳ）とに基づいて複数の第１のアドレス（ＡＤＤ
１ｉ〔ｉ＝１、２、３・・・ｎ〕）を出力する第１の信
号出力手段（１１）と、前記水平同期信号（ＨＳ）と垂
直同期信号（ＶＳ）とに基づいて複数の第２のアドレス
（ＡＤＤ２ｊ〔ｊ＝１、２、３・・・ｎ〕）を出力する
第２の信号出力手段（１２）と、前記第１のアドレス（
ＡＤＤ１ｉ）を一時保持する第１の信号保持手段（１３
）と、前記第２のアドレス（ＡＤＤ２ｊ）を一時保持す
る第２の信号保持手段（１４）と、前記第１のアドレス
（ＡＤＤ１ｉ）又は一時保持された第１のアドレス（Ａ
ＤＤ１ｉ）を選択出力する第１の信号選択手段（１５）
と、前記第２のアドレス（ＡＤＤ２ｊ）又は一時保持さ
れた第２のアドレス（ＡＤＤ２ｊ）を選択出力する第２
の信号選択手段（１６）と、前記第１のアドレス（ＡＤ
Ｄ１ｉ）又は一時保持された第１のアドレス（ＡＤＤ１
ｉ）と外部制御信号（ＣＬＫ）とに基づいて第１の画像
表示データ（Ｄ１）の書込み／読出しをする第１の記憶
手段（１７）と、前記第２のアドレス（ＡＤＤ２ｊ）又
は一時保持された第２のアドレス（ＡＤＤ２ｊ）と第１
の画像表示データ（Ｄ１）に基づいて第２の画像表示デ
ータ（Ｄ２）を出力する第２の記憶手段（１８）と、前
記第１、第２の信号保持手段（１３、１４）及び第１、
第２の信号選択手段（１５、１６）の入出力を制御する
制御手段（１９）とを具備していることを特徴とする画
像表示装置。
（２）第１の画像表示パターン（ＰＡ１）に第２の画像
表示パターン（ＰＡ２）を縁取り・補間処理する方法で
あって、前記第１の画像表示パターン（ＰＡ１）の単位画像パタ
ーン（ＵＰｋ、ｋ＝ I 、II、III・・・出し処理をする
第１の表示アドレス（ＡＤＤ２１）の発生処理をし、前
記発生処理された第１の表示アドレス（ＡＤＤ２１）の
記憶処理をし、前記記憶処理された第１の表示アドレス
（ＡＤＤ２１）に基づいて前記第１の画像表示パターン
（ＰＡ１）と第２の画像表示パターン（ＰＡ２）との縁
取り・補間処理をし、前記縁取り・補間処理に基づいて
第２の表示アドレス（ＡＤＤ２２）の発生処理をし、前
記発生処理された第２の表示アドレス（ＡＤＤ２２）の
記憶処理をし、前記記憶処理された第２の表示アドレス
（ＡＤＤ２２）に基づいて前記第１の画像表示パターン
（ＰＡ１）と第２の画像表示パターン（ＰＡ２）との縁
取り・補間処理をし、順次、前回に記憶処理された第ｎ
−１〔ｎ＝１、２、３・・・ｉ〕の表示アドレス（ＡＤ
Ｄ２ｎ−１）に基づいて発生処理される第ｎの表示アド
レス（ＡＤＤ２ｎ）により、前記第１の画像表示パター
ン（ＰＡ１）と第２の画像表示パターン（ＰＡ２）とを
縁取り・補間処理することを特徴とする画像表示方法。
（３）外部制御信号（ＣＬＫ）、水平同期信号（ＨＳ）
及び垂直同期信号（ＶＳ）に基づいてキャラクタ表示デ
ータ（Ｄ２１）を出力する画像表示手段（２０）と、前
記キャラクタ表示データ（Ｄ３）と外部画像入力データ
（ＤＩＮ）に基づいて合成画像出力データ（ＤＯＭ）を
出力する画像合成手段（２１）と、前記画像表示手段（
２０）及び画像合成手段（２１）の入出力を制御する表
示制御手段（２２）とを具備し、前記画像表示手段（２
０）が請求項１記載の画像表示装置から成ることを特徴
とする画像合成処理装置。