JPH04133691A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04133691A
JPH04133691A JP25055390A JP25055390A JPH04133691A JP H04133691 A JPH04133691 A JP H04133691A JP 25055390 A JP25055390 A JP 25055390A JP 25055390 A JP25055390 A JP 25055390A JP H04133691 A JPH04133691 A JP H04133691A
Authority
JP
Japan
Prior art keywords
terminal
input terminal
field effect
motor
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25055390A
Other languages
English (en)
Inventor
Masayuki Hattori
雅之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25055390A priority Critical patent/JPH04133691A/ja
Publication of JPH04133691A publication Critical patent/JPH04133691A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Stepping Motors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、フロ・・lビイディ
スク装置内のステッピング・モータを駆動するために使
用される半導体装置に関する。
〔従来の技術〕
従来、この種の半導体装置は、−例が第3図に示される
ように、ステッピング・モータの負荷モータ・インダク
タンス35に対応して、4個のN型MO3)−ランジス
タ25〜28と、それぞれのN型MoSトランジスタに
組合わされている4個のダイオード31〜34と、を含
むHブリッジ回路を備えて構成されている。
第3図において、入力端子65および66から入力され
る制御信号により、N型MOSトラジスタ27および3
0をONさせる場合、N型MO3)ラジスタ28および
29をONさせる場合、および4個のN型MOSトラジ
スタ27〜30を全てONさせる場合を含む三つの制御
モードにより、ステップ・モータの正転、逆転および停
止の制御が行われている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置においては、フロ・7ビイデ
イスク装置内のステッピング・モータを駆動する場合、
モータを停止させる時に、電源ラインに対する雑音が問
題となっている。即ち、当該半導体装置の全てのトラン
ジスタをOFFさせる場合には、モータに蓄えられてい
たエネルギーがN型MOSトランジスタの寄生ダイオー
ドを経由して、電源ラインに回り込み、これがフロッピ
ーディスクから、データの読込みおよび書込みを行う場
合の雑音となり、エラーを引起している。
この雑音を防止するためには、モータの停止時に、全て
のN型MOSトランジスタをOFFさせるのではなく、
低レベル側のN型MOSトランジスタ28および30を
ONの状態にしておけば、エネルギーが接地点に流入し
、上記の雑音の問題は解決される。しかしながら、この
ためには、制御用の入力端子が4個必要となり、これに
伴ない出力用のN型MO3)−ランジスタを駆動するた
めのバッファも4個必要となって、回路を複雑化し、経
済的にも不利となるという欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、フロッピーディスク装置のステ
・ソビング・モータ駆動用として構成される半導体装置
において、ドレインが電源端子に接続されてソースが第
1の出力端子に接続されるとともに、ゲートがモータ制
御用の第1の入力端子に接続される第1の第一種電界効
果型トランジスタと、ドレインが前記第1の出力端子、
に接続されてソースが接地されるとともに、ゲートがモ
ータ制御用の第1の内部入力端子に接続される第2の第
一種電界効果型トランジスタと、ドレインが前記電源端
子に接続されてソースが第2の出力端子に接続されると
ともに、ゲートがモータ制御用の第2の入力端子に接続
される第3の第一種電界効果型トランジスタと、ドレイ
ンが前記第2の出力端子に接続されてソースが接地され
るとともに、ゲートがモータ制御用の第2の内部入力端
子に接続される第4の第一種電界効果型トランジスタと
、を含むHブリッジ回路を出力バッファとして備え、併
せて、前記ステッピング・モータの停止操作時に、モー
タ制御用の第3の入力端子より入力される制御信号を介
して、前記第1の内部入力端子を、前記第2の入力端子
に対する接続から、所定の抵抗を介して接地される内部
端子に対する接続に切替えるとともに、前記第2の内部
入力端子を、前記第1の入力端子に対する接続から、前
記所定の抵抗を介して接地される内部端子に対する接続
に切替えるように作用する回路切替手段と、を備えて構
成される。
また、本発明の半導体装置は、出力バッファとして作用
する前記81912回路として、ドレインが電源端子に
接続されてソースが第1の出力端子に接続されるととも
に、ゲートがモータ制御用の第1の入力端子に接続され
る第1の第二種電界効果型トランジスタと、ドレインが
前記第1の出力端子に接続されてソースが接地されると
ともに、ゲートがモータ制御用の第1の内部入力端子に
接続される第1の第一種電界効果型トランジスタと、ド
レインが前記電源端子に接続されてソースが第2の出力
端子に接続されるとともに、ゲートがモータ制御用の第
2の入力端子に接続される第2の第二種電界効果型トラ
ンジスタと、ドレインが前記第2の出力端子に接続され
てソースが接地されるとともに、ゲートがモータ制御用
の第2の内部入力端子に接続される第2の第一種電界効
果型トランジスタと、を備えて構成してもよい。
〔実施例〕
次に、本発明について図面を参照して説明する。第1図
は、本発明の第1の実施例の回路図である。第1図に示
されるように、本実施例は、ステッピング・モータの負
荷モータ・インダクタンス13に対応して、切替スイッ
チ1および2と、インバータ3と、4個のN型MOSト
ランジスタ4〜7および各N型MOSトランジスタに組
合わされている4個のダイオード8〜11を含む819
12回路と、抵抗12とを備えて構成される。
第1図において、本実施例の従来例との相違点は、切替
スイッチ1および2と、インバータ3および抵抗12を
追加して、81912回路を構成する低電位側のN型M
OSトランジスタ5および7のゲートに対する制御信号
を、入力端子51および52と、内部端子54とに対応
して切替えることができるようにしたことである。即ち
、ステッピング・モータを停止させる場合には、819
12回路の4個のN型MOSトランジスタ4〜7を全て
OFFさせる前に、先ず高レベル側のN型MOS)−ラ
ンジスタ4および6をOFFさせ、数10μs〜数10
0μsの間は、低レベル側のN型MOS)ランジスタ5
および7をONの状態にしておくように制御する。この
ような制御作用により、モータに蓄えられていたエネル
ギーは接地点に消散されて、前述の雑音の問題は回避さ
れる。
第1図において、ステッピング・モータの停止操作時に
おいては、入力端子51および52から入力されるモー
タ停止の制御信号は、直接N型MOSトランジスタ4お
よび6のゲートに入力され、N型MOSトランジスタ4
および6は、直ちにOFFされる。一方、入力端子53
からは、同時に、前記モータ停止の制御信号と同期した
制御信号が入力されており、この制御信号により、それ
ぞれP型MOSトランジスタおよびN型MOS)ランジ
スタを含む切替スイッチ1および2の切替回路が制御さ
れて、N型MOSトランジスタ5のゲートに接続される
第1の内部入力端子55の入力端子52に対する接続は
、抵抗工2を介して接地されている内部端子54に対す
る接続に切替えられる。同様に、N型MOSトランジス
タ7のゲートに接続される第2の内部入力端子56の入
力端子51に対する接続は、前述の内部端子54に対す
る接続に切替えられる。従って、N型MOS)−ランジ
スタ5および7のそれぞれのゲートと入力端子52およ
び51との間の接続が「断」となり、N型MOS)ラン
ジスタ5および7のゲートは、共に内部端子54に切替
えられ接続される。
この制御操作により、N型MOS)ランジスタ4および
6は、入力端51および52に対するモータ停止の制御
信号の入力とともにOFFとなるが、N型MOS)−ラ
ンジスタ5および7については、これらのN型MOS)
ランジスタのゲート容量と、抵抗12とを含む時定数回
路により定まる所定時間(数10μs〜数100μs)
の間はONの状態にあり、負荷モータ・インダクタンス
13に蓄えられていたエネルギーは、これらのN型MO
Sトランジスタ5および7を経由して、接地点に電流と
して流入し消散する。従って、モータ停止時における雑
音は回避される。
第2図は、本発明の第2の実施例の回路図である。第2
図に示されるように、本実施例は、ステッピング・モー
タの負荷モータ・インダクタンス26に対応して、切替
スイッチ14および15と、インバータ16と、2個の
P型MOSトランジスタ17および19.2個のN型M
OSトランジスタ18および20および各P型MO3)
−ランジスタに組合わされている4個のダイオード21
〜24を含むHブリッジ回路と、抵抗25とを備えて構
成される。
第2図より明らかように、本実施例の前述の第1の実施
例との相違点は、Hブリッジ回路を構成するMOSトラ
ンジスタとして、高電位側のMOSトランジスタとして
はP型MOSトランジスタ17および19が使用され、
低電位側のMOSトランジスタとしてはN型MOSトラ
ンジスタ18および20が使用されていることである。
従って、モータ停止操作時の動作としは、入力端子58
および59から入力される制御信号のレベルが変るでけ
で、その他の動作については、前述の第1の実施例の場
合と同様である。
なお、第4図(a)、(b)および(C)には、それぞ
れ本発明におけるモータ停止時の雑音レベル、従来例に
おけるモータ停止時の雑音レベル、およびモータ駆動電
圧の時間経過を示す。本発明によって、ステッピング・
モータ停止時に生じる雑音レベルが抑制され、データの
読出しおよび書込み時のエラーが完全に防止される。
〔発明の効果〕
以上説明したように、本発明は、フロッピーディスク装
置内のステッピング・モータ駆動用の集積回路に適用さ
れて、モータ停止時における電源ラインに対する雑音レ
ベルを抑制して、フロッピーディスクに対応するデータ
の読出しならびに書込みのエラーを完全に防止すること
ができるという効果がある。
【図面の簡単な説明】
第1区および第2図は、それぞれ本発明の第1および第
2の実施例の回N区、第3図は従来例の回路図、第4図
(a)、(b)および(C)は、本発明および従来例に
おける雑音レベルを示す図である。

Claims (1)

  1. 【特許請求の範囲】 1、フロッピーディスク装置のステッピング・モータ駆
    動用として構成される半導体装置において、 ドレインが電源端子に接続されてソースが第1の出力端
    子に接続されるとともに、ゲートがモータ制御用の第1
    の入力端子に接続される第1の第一種電界効果型トラン
    ジスタと、ドレインが前記第1の出力端子に接続されて
    ソースが接地されるとともに、ゲートがモータ制御用の
    第1の内部入力端子に接続される第2の第一種電界効果
    型トランジスタと、 ドレインが前記電源端子に接続されてソースが第2の出
    力端子に接続されるとともに、ゲートがモータ制御用の
    第2の入力端子に接続される第3の第一種電界効果型ト
    ランジスタと、 ドレインが前記第2の出力端子に接続されてソースが接
    地されるとともに、ゲートがモータ制御用の第2の内部
    入力端子に接続される第4の第一種電界効果型トランジ
    スタと、 を含むHブリッジ回路を出力バッファとして備え、併せ
    て、 前記ステッピング・モータの停止操作時に、モータ制御
    用の第3の入力端子より入力される制御信号を介して、
    前記第1の内部入力端子を、前記第2の入力端子に対す
    る接続から、所定の抵抗を介して接地される内部端子に
    対する接続に切替えるとともに、前記第2の内部入力端
    子を、前記第1の入力端子に対する接続から、前記所定
    の抵抗を介して接地される内部端子に対する接続に切替
    えるように作用する回路切替手段と、 を備えることを特徴とする半導体装置。 2、出力バッファとして作用する前記Hブリッジ回路と
    して、 ドレインが電源端子に接続されてソースが第1の出力端
    子に接続されるとともに、ゲートがモータ制御用の第1
    の入力端子に接続される第1の第二種電界効果型トラン
    ジスタと、ドレインが前記第1の出力端子に接続されて
    ソースが接地されるとともに、ゲートがモータ制御用の
    第1の内部入力端子に接続される第1の第一種電界効果
    型トランジスタと、 ドレインが前記電源端子に接続されてソースが第2の出
    力端子に接続されるとともに、ゲートがモータ制御用の
    第2の入力端子に接続される第2の第二種電界効果型ト
    ランジスタと、 ドレインが前記第2の出力端子に接続されてソースが接
    地されるとともに、ゲートがモータ制御用の第2の内部
    入力端子に接続される第2の第一種電界効果型トランジ
    スタと、 を備えることを特徴とする請求項1記載の半導体装置。
JP25055390A 1990-09-20 1990-09-20 半導体装置 Pending JPH04133691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25055390A JPH04133691A (ja) 1990-09-20 1990-09-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25055390A JPH04133691A (ja) 1990-09-20 1990-09-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH04133691A true JPH04133691A (ja) 1992-05-07

Family

ID=17209628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25055390A Pending JPH04133691A (ja) 1990-09-20 1990-09-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH04133691A (ja)

Similar Documents

Publication Publication Date Title
US6646469B2 (en) High voltage level shifter via capacitors
US4709162A (en) Off-chip driver circuits
US5801550A (en) Output circuit device preventing overshoot and undershoot
KR20000047772A (ko) 언더슈트 억제 전계효과 트랜지스터 스위치
JPH05136682A (ja) 半導体集積回路における信号出力回路
JPH04277920A (ja) レベルシフト回路
US5585701A (en) Current mirror circuit constituted by FET (field effect transistor) and control system using the same
JP2763237B2 (ja) レベルシフト回路及びこれを用いたインバータ装置
JPH06103837B2 (ja) トライステ−ト形出力回路
JP3429812B2 (ja) Cmos3ステートバッファ回路およびその制御方法
JP2623934B2 (ja) 電流検出回路
JPH04133691A (ja) 半導体装置
US5160854A (en) Single-drive level shifter with low dynamic impedance
JPH04253418A (ja) 半導体装置
JP3190191B2 (ja) 出力バッファ回路
JP3263145B2 (ja) 半導体集積回路における出力バッファ回路
JPS649837B2 (ja)
JP2819878B2 (ja) パルス出力装置
JP2858503B2 (ja) Mos型半導体集積回路
JPH08274606A (ja) 出力バッファ回路
JP2560985B2 (ja) 記録回路
JPH043512A (ja) 半導体装置
JP2000077534A (ja) 半導体集積回路
JPH07163184A (ja) 駆動回路
JPH0537345A (ja) 半導体出力バツフア回路